
EM78P447N

8位
OTP微控制器

产品规格书

版本 1.5

义隆电子股份有限公司
2009.11

本文内容是由英文规格书翻译而
目的是为了您的阅读更加方便。
它无法跟随原稿的更新，文中可
能存在翻译上的错误，请您参考
英文规格书以获得更准确的信
息。



商标告知:

IBM 为一个注册商标, PS/2 是 IBM 的商标之一。

Windows 是微软公司的商标。

ELAN 和 ELAN 标志  是义隆电子股份有限公司的商标。

版权所有 © 2009~2010 义隆电子股份有限公司

所有权利保留

台湾印制

本规格书内容如有变动恕不另作通知。关于该规格书的准确性、适当性或者完整性, 义隆电子股份有限公司不承担任何责任。义隆电子股份有限公司不承诺对本规格书之内容及信息有更新及校正之义务。本规格书的内容及信息将为符合确认之指示而变更。

在任何情况下, 义隆电子股份有限公司对本规格书中的信息或内容的错误、遗漏, 或者其它不准确性不承担任何责任。由于使用本规格书中的信息或内容而导致的直接, 间接, 特别附随的或结果的损害, 义隆电子股份有限公司没有义务负责。

本规格书中提到的软件 (如果有), 都是依据授权或保密合约所合法提供的, 并且只能在这些合约的许可条件下使用或者复制。

义隆电子股份有限公司的产品不是专门设计来应用于生命维持的用具, 装置或者系统。义隆电子股份有限公司的产品不支持而且禁止在这些方面的应用。

未经义隆电子股份有限公司书面同意, 任何个人或公司不得以任何形式或方式对本规格书的内容之任一部分进行复制或传输。



义隆电子股份有限公司

总公司:

地址: 台湾新竹科学园区
创新一路 12 号
电话: +886 3 563-9977
传真: +886 3 563-9966
webmaster@emc.com.tw
<http://www.emc.com.tw>

香港分公司:

义隆电子 (香港) 有限公司
九龙观塘巧明街 95 号世达中心
19 楼 A 室
电话: +852 2723-3376
传真: +852 2723-7780

USA:

Elan Information
Technology Group (USA)
P.O. Box 601
Cupertino, CA 95015
USA
Tel: +1 408 366-8225
Fax: +1 408 366-8225

Korea:

Elan Korea Electronics
Company, Ltd.
301 Dong-A Building
632 Kojan-Dong,
Namdong-ku
Incheon City, KOREA
Tel: +82 32 814-7730
Fax: +82 32 813-7730

深圳分公司:

义隆电子 (深圳) 有限公司
地址: 深圳市高新技术产业园南区
高新南一道国微大厦 3F
邮编: 518057
电话: +86 755 2601-0565
传真: +86 755 2601-0500
elan-sz@elanic.com.cn

上海分公司:

义隆电子 (上海) 有限公司
地址: 上海市浦东新区张江高科
升路 289 弄 3 号 101 室
邮编: 201203
电话: +86 21 5080-3866
传真: +86 21 5080-0273
elan-sh@elanic.com.cn

Contents

1	综述	1
2	产品特性.....	1
3	引脚分配.....	3
4	功能描述.....	7
4.1	操作寄存器	7
4.1.1	R0 (间接寻址寄存器)	7
4.1.2	R1 (定时/计数器).....	7
4.1.3	R2 (程序计数器) 和堆栈.....	7
4.1.4	R3 (状态寄存器).....	9
4.1.5	R4 (RAM 选择寄存器).....	10
4.1.6	R5~R7 (Port 5 ~ Port 7).....	10
4.1.7	R8~R1F and R20~R3E (通用寄存器).....	10
4.1.8	R3F (中断状态寄存器)	10
4.2	特殊功能寄存器	11
4.2.1	A (累加器)	11
4.2.2	CONT (控制寄存器).....	11
4.2.3	IOC5 ~ IOC7 (I/O 端口控制寄存器).....	12
4.2.4	IOCB (Port 6 唤醒控制寄存器).....	12
4.2.5	IOCE (WDT 控制寄存器)	12
4.2.6	IOCF (I 中断屏蔽寄存器).....	13
4.3	TCC/WDT 和预分频器	14
4.4	I/O 端口	15
4.5	复位和唤醒	16
4.5.1	复位.....	16
4.5.2	状态寄存器的 RST、T 和 P 状态标志位	21
4.6	中断.....	22
4.7	振荡器.....	23
4.7.1	振荡模式	23
4.7.2	晶体振荡器/陶瓷谐振器 (晶振).....	24
4.8	代码选项寄存器	26
4.8.1	代码选项寄存器 (Word 0).....	26
4.8.2	用户 ID 寄存器 (Word 1)	27
4.9	上电考量.....	27
4.10	外部上电复位电路.....	27
4.11	残留电压保护.....	28
4.12	指令集.....	29
4.13	时序图.....	33

5	最大绝对值	34
6	电气特性.....	34
6.1	直流电气特性.....	34
6.2	交流电气特性.....	35
6.3	器件特性.....	36
附录		
A	封装类型.....	50
B	封装信息.....	52
C	EM78P447N 烧录引脚.....	59

规格版本历史

版本号	修订历史	日期
1.0	初版	2004/10/29
1.1	增加四种封装类型	2005/03/30
1.2	增加 28-skinny DIP 封装类型	2005/11/28
1.3	增加新的 28 引脚分配	2006/07/27
1.4	修改代码选项 WORD0 bit10,bit9 设置为“1”	2006/10/26
1.5	1、修改封装信息描述, 由 SDIP 改为 SKDIP 2、改变封装信息图示 3、修改休眠 2 模式(A) 描述部分	2009/11/24

1 综述

EM78P447N 是采用低功耗高速 CMOS 工艺设计开发并具有高抗扰特性的 8 位微控制器。它的内部有一个 4KX13 位一次性可编程只读存储器(OTP-ROM)。它提供三个保护位用于防止用户在 OTP-ROM 中的程序被读取，同时拥有 7 个代码选项位以满足用户定制代码选项的需要。

利用增强的 OTP-ROM 特性，用户可方便的开发和校验程序。另外，此 OTP-ROM 具备简单高效的代码更新优点，借助开发编程工具，用户可以使用义隆烧录器很容易的烧录自己的程序。

2 产品特性

- 工作电压: 2.5V~5.5V
- 工作温度: -40°C~85°C
- 工作频率范围(基于2个时钟周期)
 - 晶振模式: DC~20MHz at 5V, DC~8MHz at 3V, DC~4MHz at 2.5V
 - RC模式: DC~4MHz at 5V, DC~4MHz at 3V, DC~4MHz at 2.5V
- 低功耗:
 - 小于2.2 mA at 5V/4MHz
 - 典型值35 μ A at 3V/32kHz
 - 休眠模式下典型值2 μ A
- 4K \times 13 位片内ROM
- 一个保护寄存器以防止OTP存储代码被窃取
- 一个配置寄存器以满足用户需要
- 148 \times 8 位片内寄存器(SRAM, 通用寄存器)
- 3 组双向 I/O 端口
- 5-级堆栈用于子程序嵌套
- 8-位实时时钟/计数器 (TCC)，可选择信号源、触发边沿，溢出产生中断
- 一个指令周期包含两个时钟周期
- 掉电（休眠）模式
- 两个有效中断
 - TCC 溢出中断
 - 外部中断
- 可编程自由运行看门狗定时器
- 10 个可编程上拉引脚
- 2 个可编程漏极开路输出引脚

- 2 个可编程 R-option 引脚
- 封装类型:
 - 24-pin Skinny DIP 300 mil : EM78P447NCK
 - 24-pin SOP 300 mil : EM78P447NCM
 - 28-pin DIP 600 mil : EM78P447NAP
 - 28-pin DIP 600 mil : EM78P447NEP
 - 28-pin Skinny DIP 400 mil : EM78P447NGK
 - 28-pin SOP 300 mil : EM78P447NAM
 - 28-pin SSOP 209 mil : EM78P447NAS
 - 32-pin DIP 600 mil : EM78P447NBP
 - 32-pin SOP 450 mil : EM78P447NBWM
 - 32-pin SOP 300 mil : EM78P447NBM
 - 32-pin Skinny DIP 400 mil : EM78P447NBK
- 单指令周期指令
- HXT和LXT系统频率的临界点为400kHz

3 引脚分配




图 3-1 引脚分配图

表 1 EM78P447NAP和EM78P447NAM引脚描述

引脚名	引脚序号	引脚类型	引脚功能
P50~P53	6~9	I/O	4 位双向输入/输出引脚
P60~P67	10~17	I/O	8 位双向输入/输出引脚。这些引脚可通过软件编程为内部上拉
P70~P77	18~25	I/O	8 位双向输入/输出引脚。 P74~P75 可通过软件编程为内部上拉。 P76~P77 可通过软件编程为漏极开路输出。 P70 和 P71 也可被定义为 R-option 引脚。
/INT	5	I	由下降沿触发的外部中断引脚。
OSCI	27	I	晶振类型: 晶振输入端或外部时钟输入引脚 RC 类型: RC 振荡器输入引脚
OSCO	26	I/O	晶振类型: 晶振输出端或外部时钟输入引脚。 RC 类型: 输出指令周期时钟 (输入时钟频率的 2 分频率) 外部时钟信号输入。
TCC	1	I	实时时钟/计数器 (带施密特触发输入引脚)。不用时, 必须接到 VDD 或 VSS。
/RESET	28	I	施密特触发输入引脚。如果此引脚保持逻辑低, 微控制器保持在复位状态。
VDD	2	-	供电电压
VSS	4	-	地
NC	3	-	无连接

表 2 EM78P447NAS 引脚描述

引脚名	引脚序号	引脚类型	引脚功能
P50~P53	5~8	I/O	4 位双向输入/输出引脚
P60~P67	9~13, 15~17	I/O	8 位双向输入/输出引脚。这些引脚可通过软件编程为内部上拉
P70~P77	18~25	I/O	8 位双向输入/输出引脚。 P74~P75 可通过软件编程为内部上拉。 P76~P77 可通过软件编程为漏极开路输出。 P70 和 P71 也可被定义为 R-option 引脚。
/INT	4	I	由下降沿触发的外部中断引脚。
OSCI	27	I	晶振类型: 晶振输入端或外部时钟输入引脚 RC 类型: RC 振荡器输入引脚
OSCO	26	I/O	晶振类型: 晶振输出端或外部时钟输入引脚。 RC 类型: 输出指令周期时钟 (输入时钟频率的 2 分频率) 外部时钟信号输入。
TCC	2	I	实时时钟/计数器 (带施密特触发输入引脚)。不用时, 必须接到 VDD 或 VSS。
/RESET	28	I	施密特触发引脚。如果此引脚保持逻辑低, 微控制器保持在复位状态。
VDD	3	-	供电电压
VSS	1, 14	-	地

表 3 EM78P447NBP, EM78P447NBM, EM78P447NBWM 和 EM78P447NBK 引脚描述

引脚名	引脚序号	引脚类型	引脚功能
P50~P57	8~11, 2~1, 32~31	I/O	8 位双向输入/输出引脚
P60~P67	12~19	I/O	8 位双向输入/输出引脚。这些引脚可通过软件编程为内部上拉。
P70~P77	20~27	I/O	8 位双向输入/输出引脚。 P74~P75 可通过软件编程为内部上拉。 P76~P77 可通过软件编程为漏极开路输出。 P70 和 P71 也可被定义为 R-option 引脚。
/INT	7	I	由下降沿触发的外部中断引脚。
OSCI	29	I	晶振类型: 晶振输入端或外部时钟输入引脚 RC 类型: RC 振荡器输入引脚
OSCO	28	I/O	晶振类型: 晶振输出端或外部时钟输入引脚。 RC 类型: 输出指令周期时钟 (输入时钟频率的 2 分频频率) 外部时钟信号输入。
TCC	3	I	实时时钟/计数器 (带施密特触发输入引脚)。不用时, 必须接到 VDD 或 VSS。
/RESET	30	I	施密特触发引脚。如果此引脚保持逻辑低, 微控制器保持在复位状态。
VDD	4	-	供电电压
VSS	6	-	地
NC	5	-	无连接

表 4 EM78P447NCK 和 EM78P447NCM 引脚描述

引脚名	引脚序号	引脚类型	引脚功能
P50~P54	6~9, 1	I/O	5 位双向输入/输出引脚
P60~P67	10~17	I/O	8 位双向输入/输出引脚。这些引脚可通过软件编程为内部上拉。
P74~P77	18~21	I/O	4 位双向输入/输出引脚。 P74~P75 可通过软件编程为内部上拉 P76~P77 可通过软件编程为漏极开路输出。
/INT	5	I	由下降沿触发的外部中断引脚。
OSCI	23	I	晶振类型: 晶振输入端或外部时钟输入引脚 RC 类型: RC 振荡器输入引脚
OSCO	22	I/O	晶振类型: 晶振输出端或外部时钟输入引脚。 RC 类型: 输出指令周期时钟 (输入时钟频率的 2 分频频率) 外部时钟信号输入。
TCC	2	I	实时时钟/计数器 (带施密特触发输入引脚)。不用时, 必须接到 VDD 或 VSS。
/RESET	24	I	施密特触发引脚。如果此引脚保持逻辑低, 微控制器保持在复位状态。
VDD	3	-	供电电压
VSS	4	-	地

表 5 EM78P447NEP 和 EM78P447NGK 引脚描述

引脚名	引脚序号	引脚类型	引脚功能
P50~P55	6~9, 2~1	I/O	6 位双向输入/输出引脚
P60~P67	10~17	I/O	8 位双向输入/输出引脚。这些引脚可通过软件编程为内部上拉。
P70~P77	18~25	I/O	7 位双向输入/输出引脚。 P74~P75 可通过软件编程为内部上拉。 P76~P77 可通过软件编程为漏极开路输出。 P71 也可被定义为 R-option 引脚。
/INT	5	I	由下降沿触发的外部中断引脚。
OSCI	27	I	晶振类型: 晶振输入端或外部时钟输入引脚 RC 类型: RC 振荡器输入引脚
OSCO	26	I/O	晶振类型: 晶振输出端或外部时钟输入引脚。 RC 类型: 输出指令周期时钟 (输入时钟频率的 2 分频频率) 外部时钟信号输入。
TCC	28	I	实时时钟/计数器 (带施密特触发输入引脚)。不用时, 必须接到 VDD 或 VSS。
/RESET	28	I	施密特触发引脚。如果此引脚保持逻辑低, 微控制器保持在复位状态。
VDD	3	-	供电电压
VSS	4	-	地

4 功能描述




图 4-1 功能方框图

4.1 操作寄存器

4.1.1 R0 (间接寻址寄存器)

R0 并非实际存在的寄存器，它的主要功能是作为一个间接寻址指针。任何以R0为指针的指令实际上是对RAM选择寄存器（R4）所指的数据进行操作。

4.1.2 R1 (定时/计数器)

- 由TCC引脚的外部信号沿(由CONT寄存器的TE位设定)或内部指令周期时钟触发增1。
- 同其它寄存器一样可读/写。
- 通过复位PAB 位(CONT-3)设定
- 如果PAB bit (CONT-3) 被复位，预分频器分配给TCC
- 仅当写入一个值到TCC寄存器后，预分频器计数器的内容才会被清除

4.1.3 R2 (程序计数器) 和堆栈

- 根据具体的器件类型，R2和硬件堆栈为10位宽。图3描绘了相关的结构图
- 生成1024×13 位程序指令代码的片内ROM地址。一个程序页为1024字长。
- 复位条件下，R2所有位均清“0”
- "JMP" 指令直接加载程序计数器的低10位。因此，"JMP" 允许PC跳转到一个程序页的任何位置。
- "CALL" 指令首先加载PC的低10位，然后将PC+1推入堆栈。因此，子程序的入口地址可在一个程序页的任何位置。
- "RET" ("RETL k", "RETI") 加载栈顶值到程序计数器中。
- "ADD R2,A" 允许将'A'寄存器的值加到当前PC，PC的第9和第10位清“0”
- "MOV R2,A" 允许从A寄存器中加载一个地址值到PC的低8位，PC的第9和第10位清“0”。
- 任何向R2写入的指令 (例如. "ADD R2,A", "MOV R2,A", "BC R2,6", 等) 将会使PC的第9和第10位(A8~A9)清零。因此，经计算后的跳转位置只能位于一个程序存储器页的前256个地址空间中。
- 除改变R2寄存器内容的指令外，所有指令均是单指令周期(fclk/2 或 fclk/4)，这些指令的执行需要一个或多个指令周期。




图 4-2 程序计数器组织图

地址	R PAGE 寄存器				IOC PAGE 寄存器
00	R0 (间接寻址寄存器)				保留
01	R1 (定时/计数器)				CONT (控制寄存器)
02	R2 (程序计数器)				保留
03	R3 (状态寄存器)				保留
04	R4 (RAM 选择寄存器)				保留
05	R5 (Port 5)				IOC5 (I/O 端口控制寄存器)
06	R6 (Port 6)				IOC6 (I/O 端口控制寄存器)
07	R7 (Port 7)				IOC7 (I/O 端口控制寄存器)
08	通用寄存器				保留
09	通用寄存器				保留
0A	通用寄存器				保留
0B	通用寄存器				IOCB (Port 6唤醒控制寄存器)
0C	通用寄存器				保留
0D	通用寄存器				保留
0E	通用寄存器				IOCE (WDT, SLEEP2, Open Drain, R Option 控制寄存器)
0F	通用寄存器				IOCF (中断屏蔽寄存器)
10 : 1F	通用寄存器				
20 : 3E	Bank 0	Bank 1	Bank 2	Bank 3	
3F	R3F (中断状态寄存器)				

图 4-3 数据存储配置

4.1.4 R3 (状态寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
GP	PS1	PS0	T	P	Z	DC	C

Bit 7 (GP): 通用读/写位。

Bits 6 (PS1) ~ 5 (PS0): 程序存储器页选择位。PS1~PS0 用来预选程序存储器页。当执行"JMP", "CALL"或其它会使程序计数器的内容发生改变的指令时(例如, MOV R2, A), PS1~PS0 加载到程序计数器的第12和第11位, 并选择某

个程序存储器页。注意：RET (RETL, RETI)指令不会改变PS0~PS1位的值，因此，不管当前PS1~PS0的值为多少，子程序都将返回到它被调用的程序存储器页。

PS1	PS0	程序存储器页[地址]
0	0	页 0 [000-3FF]
0	1	页 1 [400-7FF]
1	0	页 2 [800-BFF]
1	1	页 3 [C00-FFF]

Bit 4 (T): 时间溢出标志位。执行"SLEP" 和 "WDTC"指令或上电时置“1”，WDT超时溢出时复位为“0”。

Bit 3 (P): 掉电标志位。上电或执行"WDTC"时置“1”，执行"SLEP"指令时清“0”。

Bit 2 (Z): 零标志位。当算术或逻辑运算的结果为0时置“1”。

Bit 1 (DC): 辅助进位标志位。

Bit 0 (C): 进位标志位。

4.1.5 R4 (RAM 选择寄存器)

Bits 7~6: 确定4个bank中当前活动的bank。

Bits 5~0: 在间接寻址模式中，用于选择寄存器(地址: 00~3F)。

当用于间接寻址时，RSR可被用作8位通用的可读/写寄存器。

见数据存储器配置图 4。

4.1.6 R5~R7 (Port 5 ~ Port 7)

R5, R6 和 R7 为 I/O 寄存器

4.1.7 R8~R1F and R20~R3E (通用寄存器)

R8~R1F, 和 R20~R3E (包括 Banks 0~3) 为通用寄存器。

4.1.8 R3F (中断状态寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	EXIF	-	-	TCIF

Bit 3 (EXIF): 外部中断标志位。由/INT引脚信号的下降沿触发置位，由软件清零。

Bits 1, 2, 4~7: 未定义并读为“0”。

Bit 0 (TCIF): TCC 溢出中断标志位。当TCC溢出时置位，由软件清零。

"0": 未产生中断

"1": 产生中断

R3F 可被指令清零，但不可由指令置位。

IOCF 为中断屏蔽寄存器。

注意：从R3F寄存器中读得值为R3F寄存器值和IOCF寄存器值的“逻辑与”的结果。

4.2 特殊功能寄存器

4.2.1 A (累加器)

累加器A的暂存功能通常用于内部数据传送运算或指令操作数的保持。它是一个不可寻址寄存器。

4.2.2 CONT (控制寄存器)

CONT 寄存器可读写。

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
/PHEN	/INT	TS	TE	PAB	PSR2	PSR1	PSR0

Bit 7 (/PHEN): 用于使能P60~P67, P74 和 P75 引脚的上拉功能的控制位

"0": 使能内部上拉

"1": 禁止内部上拉

Bit 6 (/INT): 中断使能标志位

"0": 被DISI或硬件中断屏蔽

"1": 由 ENI/RETI 指令使能

Bit 5 (TS): TCC 信号源选择位

"0": 内部指令周期时钟

"1": TCC 引脚的信号跳变

Bit 4 (TE): TCC 信号边沿选择位

"0": TCC引脚信号由低变到高时加1

"1": TCC引脚信号由高变到低时加1

Bit 3 (PAB): 预分频器分配位

"0": TCC

"1": WDT

Bit 2 (PSR2) ~ Bit 0 (PSR0): TCC/WDT 预分频比选择位

PSR2	PSR1	PSR0	TCC 预分频比	WDT 预分频比
0	0	0	1:2	1:1
0	0	1	1:4	1:2
0	1	0	1:8	1:4
0	1	1	1:16	1:8
1	0	0	1:32	1:16
1	0	1	1:64	1:32
1	1	0	1:128	1:64
1	1	1	1:256	1:128

4.2.3 IOC5 ~ IOC7 (I/O 端口控制寄存器)

"0": 定义相关的I/O引脚为输出引脚

"1": 设置相关的I/O引脚为高阻态

IOC5 和 IOC7 寄存器均可读/写

4.2.4 IOCB (Port 6唤醒控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
/WUE7	/WUE6	/WUE5	/WUE4	/WUE3	/WUE2	/WUE1	/WUE0

Bit 7 (/WUE7): 使能P67 引脚唤醒功能的控制位。

Bit 6 (/WUE6): 使能P66 引脚唤醒功能的控制位。

Bit 5 (/WUE5): 使能P65 引脚唤醒功能的控制位。

Bit 4 (/WUE4): 使能P64 引脚唤醒功能的控制位。

Bit 3 (/WUE3): 使能P63 引脚唤醒功能的控制位。

Bit 2 (/WUE2): 使能P62 引脚唤醒功能的控制位。

Bit 1 (/WUE1): 使能P61 引脚唤醒功能的控制位。

Bit 0 (/WUE0): 使能P60 引脚唤醒功能的控制位。

"0": 使能内部唤醒

"1": 禁止内部唤醒

IOCB 寄存器可读/写。

4.2.5 IOCE (WDT 控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	ODE	WDTE	SLPC	ROC	-	-	/WUE

Bit 6 (ODE): 使能P76 和 P77引脚漏极开路功能的控制位。

"0": 禁止漏极开路输出

"1": 使能漏极开路输出

ODE 位可读/写。

Bit 5 (WDTE): 使能看门狗定时器的控制位。

WDTE位仅用在代码选项寄存器的ENWDTB位为“0”的条件下，当ENWDTB为“0”时，可通过设置WDTE位来使能/禁止看门狗定时器。

"0": 禁止 WDT

"1": 使能 WDT

当代码选项寄存器的ENWDTB位为“1”时，WDTE位不起作用。因此，如果ENWDTB位为“1”，不管WDTE位的值是什么，WDT通常都被设置为禁止。

WDTE 位可读/写。

Bit 4 (SLPC): 此位在唤醒信号的低电平触发状态下由硬件置位，并由软件清零。SLPC 用于控制振荡器的运行。在唤醒信号的下降沿禁止(振荡器停振，微控制器进入Sleep 2 模式)；在唤醒信号的上升沿使能(微控制器从Sleep 2模式唤醒)。为了确保有一个稳定的振荡器输出，一旦振荡器再次被使能，在程序的下条指令被执行之前会有一个大约18ms¹的延时(振荡器启动定时器，OST)。在微控制器从休眠模式唤醒时，OST会被唤醒事件触发而不管代码选项寄存器的ENWDTB的值是否为“0”。唤醒后，如果代码选项寄存器的ENWDT位为“1”，则WDT被使能。Sleep 2模式和输入触发唤醒部分的结构描绘图在图4-4。SLPC位可读/写。

Bit 3 (ROC): ROC用于设定R-option状态。设置ROC为“1”可启用R-option引脚(P70, P71)状态供微控制器读取。清零ROC位可禁止R-option功能。否则，R-option功能被使用。用户必须将P71引脚和/或P70引脚通过一个阻值为430KΩ的外部电阻(Rex)连接到VSS。如果Rex被连接/未连接到VDD，P70 (P71)的引脚状态读为“0”/“1” (参考图4-6 (b))。ROC位可读/写。

Bits 1~2, and 7: 未使用

Bit 0 (WUE): 用于使能P74和P75引脚唤醒功能的控制位。

"0": 使能唤醒功能

"1": 禁止唤醒功能

WUE 位可读/写。

4.2.6 IOCF (I中断屏蔽寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	EXIE	-	-	TCIE

Bit 3 (EXIE): EXIF 中断使能位。

"0": 禁止 EXIF 中断

"1": 使能 EXIF 中断

Bits 1, 2 and 4~7 未使用。

Bit 0 (TCIE): TCIF 中断使能位

"0": 禁止TCIF中断

"1": 使能TCIF中断

各中断可通过设置IOCF寄存器的相应位为“1”使能。全局中断可通过执行ENI指令使能，通过执行DISI指令禁止。

IOCF寄存器均可读/写。

¹ Vdd = 5V, 起振时间周期 = 16.2ms ± 30%

Vdd = 3V, 起振时间周期 = 19.6ms ± 30%




图 4-4 休眠模式和IO端口唤醒功能电路结构图

4.3 TCC/WDT 和预分频器

TCC和WDT共用一个由8位计数器构成的预分频器。在任一时刻，预分频器只能分配给WDT和TCC两者之一，由CONT寄存器的PAB位设置预分频器的分配情况，PSR0~PSR2设置预分频比。在TCC模式下，每次向TCC写入值都会清零其预分频器。在WDT模式下，看门狗定时器和预分频器由“WDTC”或“SLEP”指令清零。图 4-5描绘了TCC/WDT的电路图。

- R1 (TCC) 是一个8位定时/计数器。TCC时钟源可为内部或外部时钟输入(可编程选择TCC引脚信号边沿)。如果TCC时钟源来自内部时钟，TCC寄存器在每个指令周期时钟后加1(未经过预分频器)。由代码选项寄存器的CLK位状态设置 $CLK=F_{osc}/2$ 或 $CLK=F_{osc}/4$ ，参考图4-5。CLK位为“0”时， $CLK=F_{osc}/2$ ；CLK位为“1”时， $CLK=F_{osc}/4$ 。如果TCC时钟源来自外部时钟输入，TCC寄存器在TCC引脚的上升沿或下降沿加1。
- 看门狗定时器的时钟源是一个自由运行的片内RC振荡器。即使在其振荡器关闭的情况下(即在休眠模式下)，WDT仍将保持运行。在正常运行或休眠模式下，WDT溢出(如果WDT使能)将会使单片机复位。在普通模式下的任何时刻，WDT都可通过软件

编程为使能或禁止，参考IOCE寄存器的WDTE位。不设预分频比时，WDT溢出周期大约为 18ms^2 （默认）。




图 4-5 TCC 和 WDT 功能结构图

4.4 I/O 端口

I/O寄存器Port 5, Port 6 和 Port 7为双向三态I/O端口。内部上拉、R-option 和 漏极开路功能可通过设置CONT和IOCE寄存器的相应位分别使能。Port 6, P74 和 P75具有输入状态改变唤醒功能。每个I/O引脚都可通过设置I/O控制寄存器(IOC5 ~ IOC7)的相应位定义为“输入”或“输出”。I/O寄存器和I/O控制寄存器均可读/写。Port 5, Port 6 和 Port 7的I/O接口电路分别见图4-6 (a) 和 4-6 (b)。




图 4-6 (a) I/O 端口和I/O控制寄存器电路

² Vdd = 5V, 超时溢出周期 = $16.2\text{ms} \pm 30\%$

Vdd = 3V, 超时溢出周期 = $19.6\text{ms} \pm 30\%$




图 4-6 (b) 带 R-Option 功能的 I/O 端口 (P70, P71) 电路

4.5 复位和唤醒

4.5.1 复位

复位可由以下事件之一引发：

- (1) 上电复位
- (2) /RESET 引脚输入“低”
- (3) WDT 溢出(如果WDT使能)

检测到复位状态后，单片机将保持周期为大约 18ms^3 (振荡器启动定时器时间周期)的复位状态。一旦产生复位，以下操作将被执行(参考图 4-7)。

- 振荡器起振或运行。
- 程序计数器 (R2) 所有位都设置为 "1"。
- 上电后，R3的5~6位和R4的高两位清零。
- 所有I/O端口引脚被配置为输入模式(高阻态)。
- 看门狗定时器和预分频器清零。
- 上电后，R3的 5~6 位清零。
- 上电后，R4的高两位清零。

³ Vdd = 5V, 起振时间周期= $16.2\text{ms} \pm 30\%$

Vdd = 3V, 起振时间周期= $19.6\text{ms} \pm 30\%$

- CONT寄存器中，除Bit 6 (INT 标志位)外，其它所有位都置为“1”。
- IOCB 寄存器设置为“1” (禁止 P60 ~ P67 唤醒功能)。
- IOCE寄存器的Bit 3 和 Bit 6 清零，Bit 0、Bit 4 和 Bit 5置“1”。
- R3F 寄存器的Bit 0 与 Bit 3和IOCF寄存器的Bit 0 与 Bit 3清零。

执行“SLEP”指令可进入休眠模式(掉电模式)。进入休眠模式后，看门狗定时器(如使能)将被清除但仍保持运行。微控制器可由以下事件唤醒：

- (1) /RESET引脚的外部复位信号输入；
- (2) WDT溢出 (如使能)

以上两个事件将会引发微控制器EM78P447N复位。R3寄存器的T和P标志位可用来判断复位源(唤醒源)。

除了基本的Sleep 1模式，EM78P447N还有另外一种休眠模式(命名为Sleep 2模式并由“SLPC”位清零启用)。在Sleep 2模式，微控制器可由以下事件唤醒：

- (A) 图4-4所示的所有唤醒引脚为“0”。唤醒后，微控制器从接下来的地址处继续执行。对于此事件，在进入Sleep2模式前，应该选择（即输入引脚）并使能（即上拉，唤醒控制）触发源(P60~P67 和 P74~P75)的唤醒功能。唤醒后必须注意的是，不论代码选项的ENWDT为“0”或是“1”，WDT都将被使能。唤醒后的WDT操作(被使能或是禁止)应该通过软件编程做适当的控制。（请参考表6有关Sleep 2模式的详细设置步骤）
- (B) WDT溢出(如使能)或/RESET引脚的外部复位信号输入将触发微控制器复位。

表 7 Sleep 1 和 Sleep 2 模式的用法

Sleep 1 和 Sleep 2 模式的用法	
Sleep 2	Sleep 1
(a) 休眼前	(a) 休眼前
1. 设置 Port 6 或P74 或P75 为输入	1. 执行 SLEP 指令
2. 使能上拉 并设置 WDT 预分频比为 1:1 (设置 CONT.7 和 CONT.3 ~ CONT.0)	
3. 使能唤醒 (设置 IOCB 或 IOCE.0)	
4. 执行 Sleep 2 (设置 IOCE.4)	
(b) 唤醒后	(b) 唤醒后
1. 下一条指令	1. 复位
2. 禁止唤醒	
3. 禁用 WDT (设置 IOCE.5)	

如果Port 6输入状态改变唤醒用来唤醒EM78P447N(上述事件 [a])，在进入Sleep 2模式前必须执行以下指令。

```
MOV          A, @11111111b    ;设置 Port6 为输入
IOW          R6
MOV          A, @0xxx1010b    ;设置 Port6 上拉、WDT 预分频比，
                                ;预分频比必须设为1:1
CONTW
MOV          A, @00000000b    ;使能 Port6 唤醒功能
IOW          RB
MOV          A, @xx00xxx1b    ;使能 SLEEP 2
IOW          RE
唤醒后
NOP
MOV          A, @11111111b    ;禁止 Port6 唤醒功能
IOW          RB
MOV          A, @ xx01xxx1b   ;禁用 WDT
IOW          RE
```

注意

- 从Sleep 2模式唤醒后，WDT自动设置为使能，唤醒后应在程序中使用或禁止使能看门狗定时器操作。
- 为避免Port 6输入状态改变中断进入中断向量或用来使MCU从休眠模式唤醒的情况的发生，WDT的预分频比必须设置为1:1以上。

表 8 寄存器初始值总结

地址	寄存器名	复位	Bit 7		Bit 6		Bit 5		Bit 4		Bit 3	Bit 2	Bit 1	Bit 0
N/A	IOC5	位名	C57		C56		C55		C54		C53	C52	C51	C50
		类型	A	B	A	B	A	B	A	B	-	-	-	-
		上电	0	1	0	1	0	1	0	1	1	1	1	1
		/RESET 和 WDT	0	1	0	1	0	1	0	1	1	1	1	1
		引脚状态改变触发唤醒	0	P	0	P	0	P	0	P	P	P	P	P
N/A	IOC6	位名	C67		C66		C65		C64		C63	C62	C61	C60
		上电	1	1	1	1	1	1	1	1	1	1	1	
		/RESET 和 WDT	1	1	1	1	1	1	1	1	1	1	1	
		引脚状态改变触发唤醒	P	P	P	P	P	P	P	P	P	P	P	
N/A	IOC7	位名	C77		C76		C75		C74		C73	C72	C71	C70
		上电	1	1	1	1	1	1	1	1	1	1	1	
		/RESET 和 WDT	1	1	1	1	1	1	1	1	1	1	1	
		引脚状态改变触发唤醒	P	P	P	P	P	P	P	P	P	P	P	
N/A	CONT	位名	/PHEN		/INT		TS		TE		PAB	PSR2	PSR1	PSR0
		上电	1	0	1	1	1	1	1	1	1	1	1	
		/RESET 和 WDT	1	P	1	1	1	1	1	1	1	1	1	
		引脚状态改变触发唤醒	P	P	P	P	P	P	P	P	P	P	P	
0x00		位名	-		-		-		-		-	-	-	-
		上电	U	U	U	U	U	U	U	U	U	U	U	
		/RESET 和 WDT	P	P	P	P	P	P	P	P	P	P		
		引脚状态改变触发唤醒	P	P	P	P	P	P	P	P	P	P		
0x01	R1(TCC)	位名	-		-		-		-		-	-	-	-
		上电	0	0	0	0	0	0	0	0	0	0	0	
		/RESET 和 WDT	0	0	0	0	0	0	0	0	0	0		
		引脚状态改变触发唤醒	P	P	P	P	P	P	P	P	P	P		
0x02	R2(PC)	位名	-		-		-		-		-	-	-	-
		上电	1	1	1	1	1	1	1	1	1	1		
		/RESET 和 WDT	1	1	1	1	1	1	1	1	1	1		
		引脚状态改变触发唤醒	**0/P	**0/P	**0/P	**0/P	**0/P	**0/P	**0/P	**0/P	**0/P	**0/P		
0x03	R3(SR)	位名	GP		PS1		PS0		T		P	Z	DC	C
		上电	0	0	0	1	1	U	U	U				
		/RESET 和 WDT	0	0	0	t	t	P	P	P				
		引脚状态改变触发唤醒	P	P	P	t	t	P	P	P				

地址	寄存器名	复位	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x04	R4 (RSR)	位名	RSR.1	RSR.0	-	-	-	-	-	-
		上电	0	0	U	U	U	U	U	U
		/RESET 和 WDT	0	0	P	P	P	P	P	P
		引脚状态改变触发唤醒	P	P	P	P	P	P	P	P
0x05	R5 (P5)	位名	P57	P56	P55	P54	P53	P52	P51	P50
		上电	U	U	U	U	U	U	U	U
		/RESET 和 WDT	P	P	P	P	P	P	P	P
		引脚状态改变触发唤醒	P	P	P	P	P	P	P	P
0x06	R6 (P6)	位名	P67	P66	P65	P64	P63	P62	P61	P60
		上电	U	U	U	U	U	U	U	U
		/RESET 和 WDT	P	P	P	P	P	P	P	P
		引脚状态改变触发唤醒	P	P	P	P	P	P	P	P
0x07	R7 (P7)	位名	P77	P76	P75	P74	P73	P72	P71	P70
		上电	U	U	U	U	U	U	U	U
		/RESET 和 WDT	P	P	P	P	P	P	P	P
		引脚状态改变触发唤醒	P	P	P	P	P	P	P	P
0x3F	R3F (ISR)	位名	X	X	X	X	EXIF	X	X	TCIF
		上电	U	U	U	U	0	U	U	0
		/RESET 和 WDT	U	U	U	U	0	U	U	0
		引脚状态改变触发唤醒	U	U	U	U	P	U	U	P
0x0B	IOCB	位名	/WUE7	/WUE6	/WUE5	/WUE4	WUE3	WUE2	WUE1	WUE0
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		引脚状态改变触发唤醒	P	P	P	P	P	P	P	P
0x0E	IOCE	位名	X	ODE	WDTE	SLPC	ROC	X	X	/WUE
		上电	U	0	1	1	0	U	U	1
		/RESET 和 WDT	U	0	1	1	0	U	U	1
		引脚状态改变触发唤醒	U	P	1	1	P	U	U	P
0x0F	IOCF	位名	X	X	X	X	EXIE	X	X	TCIE
		上电	U	U	U	U	0	U	U	0
		/RESET 和 WDT	U	U	U	U	0	U	U	0
		引脚状态改变触发唤醒	U	U	U	U	P	U	U	P
0x08	R8	位名	-	-	-	-	-	-	-	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变触发唤醒	P	P	P	P	P	P	P	P
0x09~ 0x3E	R9~R3E	位名	-	-	-	-	-	-	-	-
		上电	U	U	U	U	U	U	U	U
		/RESET 和 WDT	P	P	P	P	P	P	P	P
		引脚状态改变触发唤醒	P	P	P	P	P	P	P	P

** IOCE寄存器的“SLPC”位由高到低转变后执行下一条指令。

x: 未使用. U: 未知或不关心. -: 未定义. P: 复位前的值. t: 查看表 8

4.5.2 状态寄存器的RST、T和P状态标志位

以下事件之一会引发复位：

1. 上电,
2. /RESET引脚上产生由高-低-高的脉冲
3. 看门狗定时器溢出

T和P位的值(下表表 9所列)可用来判断使处理器唤醒的触发事件。

以下表格显示了可能会影响T和P状态的事件。

表 9 复位后的T 和 P 值

复位类型	T	P
上电	1	1
运行模式下的/RESET引脚复位	*P	*P
Sleep 1模式下的/RESET引脚复位	1	0
Sleep 2模式下的/RESET引脚复位	*P	*P
运行模式下的WDT超时溢出复位	0	*P
Sleep 1模式下的WDT溢出复位	0	0
Sleep 2模式下的WDT溢出复位	0	*P
Sleep 2 模式下的引脚输入状态改变触发唤醒	*P	*P

*P: 复位前的值

表 10 可能会影响T和P状态的事件

事件	T	P
上电	1	1
WDTC 指令	1	1
WDT 溢出	0	*P
SLEP 指令	1	0
Sleep 2模式下引脚状态改变触发唤醒	*P	*P

*P: 复位前的值




图 4-7 控制器复位功能结构图

4.6 中断

EM78P447N 有以下两个中断：

- (1) TCC 溢出中断
- (2) 外部中断 (/INT 引脚)

R3F是中断状态寄存器，其中断请求状态记录在相应的各标志/位中。IOCF是中断屏蔽寄存器。执行ENI指令可使能全局中断；执行DISI指令可禁止全局中断。当一个中断(若使能)产生，下一条指令指向向量地址001H处。在中断服务子程序中，可通过查询R3F的中断标志位判断中断源。在离开中断服务子程序前必须清除中断标志位以避免中断嵌套。

不论相应屏蔽位的状态或是否执行ENI指令，中断状态寄存器(R3F)的中断标志位(ICIF除外)在有中断请求时都会置位。必须注意的是：R3F寄存器的结果是R3F和IOCF的逻辑与(参考图 4-8)。RETI指令结束中断子程序并使能全局中断(执行ENI)。

当中断是由外部中断请求产生(若使能)，下一条指令将指向向量地址002H处。




图 4-8 中断输入电路

4.7 振荡器

4.7.1 振荡模式

EM78P447N 可运行在三个不同的振荡模式下，即：高频晶振(HXT)模式，低频晶振(LXT)模式和外部RC振荡模式(ERC)。用户可通过编程设置代码选项寄存器的MS、HLF和HLP位选择某种振荡模式。表 11显示了这三种模式的定义方式。

表12 列出了晶体/谐振器在不同VDD条件下的最大工作频率。

表 11 由MS、HLF和HLP定义的振荡模式

模式	MS	HLF	HLP
ERC (外部 RC 振荡模式)	0	*x	*x
HXT (高频晶振模式)	1	1	*x
LXT (低频晶振模式)	1	0	0

Note: *x: 不必关心

HXT系统频率与LXT系统频率的分界点为400KHz

表 12 最大工作频率总结

条件	VDD (V)	最大Fxt (MHz)
两个指令周期包含两个时钟周期	2.3	4.0
	3.0	8.0
	5.0	20.0

4.7.2 晶体振荡器/陶瓷谐振器 (晶振)

EM78P447N可由通过OSCI引脚输入的外部时钟信号驱动，如图4-9所示。

在大多数应用中,OSCI引脚和OSCO引脚通常连接一个晶振或陶瓷谐振器以产生振荡，如图4-10所示。HXT模式和LXT模式都是以此方式产生振荡。表格13提供了C1和C2的参考建议值。因为每个谐振器都有它自己的属性，用户应参考它的用户手册以选择合适的C1和C2。对于AT strip cut型晶振或低频模式，可能需要一个串联电阻RS。




图 4-9 晶体/谐振器电路




图 4-10 晶体/谐振器电路

表 13 晶体振荡器或陶瓷谐振器匹配电容选择指南

振荡类型	频率模式	频率	C1 (pF)	C2 (pF)
陶瓷谐振器	HXT	455 kHz	100~150	100~150
		2.0 MHz	20~40	20~40
		4.0 MHz	10~30	10~30
晶体振荡器	LXT	32.768 kHz	25	15
		100 kHz	25	25
		200 kHz	25	25
	HXT	455 kHz	20~40	20~150
		1.0 MHz	15~30	15~30
		2.0 MHz	15	15
		4.0 MHz	15	15

对时钟精度要求不高的应用，RC振荡器(图 4-11)提供了一种节省成本的方案。然而，应该注意到，RC振荡器的频率会受供电电压、电阻(Rext)、电容(Cext)甚至工作温度的影响。另外，因为生产过程的差异，一个芯片的频率与另一个芯片的频率值会有细微的差别。

为了维持一个稳定的系统频率，**Cext**值应该大于20 pF，**Rext**值不应高于1 MΩ。如果它们不在此范围内，系统频率很容易受噪声、湿度和漏电流的影响。

在RC振荡模式中，**Rext**值越小，其振荡频率越快。相反，对一个非常低的**Rext**值，例如1 KΩ，振荡器将变得不稳定。因为NMOS不能及时的释放电容电荷。

基于以上原因，必须时刻牢记，供电电压、工作温度、RC振荡器的元件特性、封装类型、PCB layout等因素都会对系统频率产生影响。




图 4-11 外部RC振荡模式电路

表 14 RC 振荡器频率

Cext	Rext	Average Fosc 5V, 25°C	Average Fosc 3V, 25°C
20 pF	3.3k	4.32 MHz	3.56 MHz
	5.1k	2.83 MHz	2.8 MHz
	10k	1.62 MHz	1.57 MHz
	100k	184 kHz	187 kHz
100 pF	3.3k	1.39 MHz	1.35 MHz
	5.1k	950 kHz	930 kHz
	10k	500 kHz	490 kHz
	100k	54 kHz	55 kHz
300 pF	3.3k	580 kHz	550 kHz
	5.1k	390 kHz	380 kHz
	10k	200 kHz	200 kHz
	100k	21 kHz	21 kHz

注意: 1. 数据是在 DIP 封装类型器件上测量

2. 这些数据仅供设计参考

3. 频率偏移为 ± 30%

4.8 代码选项寄存器

EM78P447N有一个代码选项字，它不占用用户程序存储空间。在执行用户程序时，这些位不可被存取。

代码选项寄存器和用户ID寄存器排列如下：

Word 0	Word 1
Bit 12~Bit 0	Bit 12~Bit 0

4.8.1 代码选项寄存器 (Word 0)

Word 0												
Bit12	Bit11	Bit10	Bit9	Bit8	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
-	-	-	-	CLKS	ENWDTB	TYPE	HLF	OSC	HLP	PR2	PR1	PR0

Bits 12~9: 未使用，保留。这些位始终设置为“1”。

Bit 8 (CLKS): 指令周期选择位

"0": 两个振荡周期

"1": 四个振荡周期

参考指令集一节。

Bit 7 (ENWDTB): 看门狗定时器使能位

"0": 使能

"1": 禁止

Bit 6: EM78P447NA 或EM78P447NB 器件类型选择

"0": EM78P447NB

"1": EM78P447NA

Bit 5 (HLF): 晶振频率选择位

"0": 晶体 2 类型(低频, 32.768kHz)

"1": 晶体 1 类型 (高频)

此位仅在Bit4 (OSC)设为“1”的条件下才会影响系统振荡频率。当OSC为“0”时，HLF位必须为“0”。

注意

HXT和LXT模式的系统分界点为400 kHz。

Bit 4 (OSC): 振荡器类型选择位。

"0": RC 类型

"1": 晶振类型 (晶振1 和 晶振 2)

Bit 3 (HLP): 功率选择位

"0": 低功耗

"1": 高功耗

Bits 2~0 (PR2~PR0): 保护位

PR2~PR0 为保护位，保护类型如下：

PR2	PR1	PR0	Protect
0	0	0	使能
0	0	1	使能
0	1	0	使能
0	1	1	使能
1	0	0	使能
1	0	1	使能
1	1	0	使能
1	1	1	使能

4.8.2 用户ID寄存器 (Word 1)

Word 1
Bit 12~Bit 0
XXXXXXXXXXXX

4.9 上电考量

在供电电压达到稳定状态前，任何微控制器都不能确保正常工作。

EM78P447N内部有一个上电最低能检测2.0V电压的电压检测器(POVD)。如果VDD上升得足够快(10 ms 或更短)，它将工作得很好。但是在一些条件苛刻的应用中，必须增加外部电路辅助解决上电问题。

4.10 外部上电复位电路

图4-12提供了一个利用外部RC产生复位脉冲的电路。脉冲宽度(时间常数)应该足够长以使Vdd达到最低工作电压。此电路应用在供电电压上升很慢的情况。因为/RESET引脚的漏电流大约为 $\pm 5\mu\text{A}$ ，因此建议R值不要大于40 K Ω 。此时，/RESET引脚电压保持在0.2V以下。二极管(D)在掉电时视为短路。电容C将快速充分地放电。限流电阻Rin可防止高电流或ESD（静电放电）灌入/RESET引脚。




图 4-12 外部上电复位电路

4.11 残留电压保护

更换电池时，单片机的电压(Vdd)关断，但仍会存在残留电压。残留电压可能会掉到低于Vdd的最小值以下，但不为零。此条件可能导致复位不良。图4-13和4-14显示了如何建立残留电压保护电路。




图4-13 残留电压保护电路1




图 4-14 残留电压保护电路 2

4.12 指令集

指令集中的每条指令均为13位字长，它由一个操作码和一个或多个操作数组成。一般情况下，除非指令的执行改变了程序存储器的值("MOV R2,A", "ADD R2,A")或者对R2的算术或逻辑操作(例如. "SUB R2,A", "BS (C) R2,6", "CLR R2",).外，所有的指令执行都只占用单个指令周期。对于前面两种特殊的指令，执行指令需要两个指令周期。

如果由于某种原因，手册提供的指令周期不适合特定应用，可尝试做如下修改：

(A) 改变指令周期为4个振荡周期。

(B)"JMP", "CALL", "RET", "RETL", "RETI"或条件测试结果为“真”的条件跳转指令 ("JBS", "JBC", "JZ", "JZA", "DJZ", "DJZA")在两个指令周期内执行。同样向程序计数器写入的指令的执行均占用两个指令周期。

事件(A) 可通过设置代码选项位——CLK来选择，如果CLK为“0”，则一个指令周期包含两个振荡周期；如果CLK为“1”，则一个指令周期包含4个振荡周期。

注意：一旦在事件(A)中选择一个指令周期包含4个振荡周期，TCC的内部时钟源应为 $CLK = F_{osc}/4$ ，而不是按时序图中所示的 $F_{osc} / 2$ 。

另外，指令具有如下特性：

- (1) 任何寄存器的每个位都可被置位、清除或直接测试。
- (2) I/O寄存器可被当作通用寄存器。也就是，相同的指令可操作I/O寄存器。

惯例:

R = 指定指令中被访问的寄存器（包括操作寄存器和通用寄存器）的指示符。

R4的Bit 6 和 Bit 7指定选择的寄存器Bank。

b = 指定R寄存器中会影响操作的位的指示符。

k = 8 或 10 位常数或立即数

二进制指令	十六进制	助记符	操作	影响状态位
0 0000 0000 0000	0000	NOP	空操作	无
0 0000 0000 0001	0001	DAA	A累加器的十进制调整	C
0 0000 0000 0010	0002	CONTW	A → CONT	无
0 0000 0000 0011	0003	SLEP	0 → WDT, 振荡器停振	T, P
0 0000 0000 0100	0004	WDTC	0 → WDT	T, P
0 0000 0000 rrrr	000r	IOW R	A → IOCR	无 ¹



二进制指令	十六进制	助记符	操作	受影响状态位
0 0000 0001 0000	0010	ENI	使能全局中断	无
0 0000 0001 0001	0011	DISI	禁止全局中断	无
0 0000 0001 0010	0012	RET	[栈顶] → PC	无
0 0000 0001 0011	0013	RETI	[栈顶] → PC, 使能全局中断	无
0 0000 0001 0100	0014	CONTR	CONT → A	无
0 0000 0001 rrrr	001r	IOR R	IOCR → A	无 ¹
0 0000 0010 0000	0020	TBL	R2+A → R2, R2的Bits 8~9 不变	Z,C, DC
0 0000 01rr rrrr	00rr	MOV R,A	A → R	无
0 0000 1000 0000	0080	CLRA	0 → A	Z
0 0000 11rr rrrr	00rr	CLR R	0 → R	Z
0 0001 00rr rrrr	01rr	SUB A,R	R-A → A	Z,C, DC
0 0001 01rr rrrr	01rr	SUB R,A	R-A → R	Z,C, DC
0 0001 10rr rrrr	01rr	DECA R	R-1 → A	Z
0 0001 11rr rrrr	01rr	DEC R	R-1 → R	Z
0 0010 00rr rrrr	02rr	OR A,R	A ∨ R → A	Z
0 0010 01rr rrrr	02rr	OR R,A	A ∨ R → R	Z
0 0010 10rr rrrr	02rr	AND A,R	A & R → A	Z
0 0010 11rr rrrr	02rr	AND R,A	A & R → R	Z
0 0011 00rr rrrr	03rr	XOR A,R	A ⊕ R → A	Z
0 0011 01rr rrrr	03rr	XOR R,A	A ⊕ R → R	Z
0 0011 10rr rrrr	03rr	ADD A,R	A + R → A	Z, C, DC
0 0011 11rr rrrr	03rr	ADD R,A	A + R → R	Z, C, DC
0 0100 00rr rrrr	04rr	MOV A,R	R → A	Z
0 0100 01rr rrrr	04rr	MOV R,R	R → R	Z
0 0100 10rr rrrr	04rr	COMA R	/R → A	Z
0 0100 11rr rrrr	04rr	COM R	/R → R	Z
0 0101 00rr rrrr	05rr	INCA R	R+1 → A	Z
0 0101 01rr rrrr	05rr	INC R	R+1 → R	Z
0 0101 10rr rrrr	05rr	DJZA R	R-1 → A, 值为零跳过下条指令	无
0 0101 11rr rrrr	05rr	DJZ R	R-1 → R, 值为零跳过下条指令	无
0 0110 00rr rrrr	06rr	RRCA R	R(n) → A(n-1), R(0) → C, C → A(7)	C
0 0110 01rr rrrr	06rr	RRC R	R(n) → R(n-1), R(0) → C, C → R(7)	C
0 0110 10rr rrrr	06rr	RLCA R	R(n) → A(n+1), R(7) → C, C → A(0)	C
0 0110 11rr rrrr	06rr	RLC R	R(n) → R(n+1), R(7) → C, C → R(0)	C

二进制指令	十六进制	助记符	操作	受影响状态位
0 0111 00rr rrrr	07rr	SWAPA R	$R(0-3) \rightarrow A(4-7)$, $R(4-7) \rightarrow A(0-3)$	无
0 0111 01rr rrrr	07rr	SWAP R	$R(0-3) \leftrightarrow R(4-7)$	无
0 0111 10rr rrrr	07rr	JZA R	$R+1 \rightarrow A$, 值为零跳过下条指令	无
0 0111 11rr rrrr	07rr	JZ R	$R+1 \rightarrow R$, 值为零跳过下条指令	无
0 100b brrr rrrr	0xxx	BC R,b	$0 \rightarrow R(b)$	无 ²
0 101b brrr rrrr	0xxx	BS R,b	$1 \rightarrow R(b)$	无 ³
0 110b brrr rrrr	0xxx	JBC R,b	如果 $R(b)=0$, 跳过下条指令	无
0 111b brrr rrrr	0xxx	JBS R,b	如果 $R(b)=1$, 跳过下条指令	无
1 00kk kkkk kkkk	1kkk	CALL k	$PC+1 \rightarrow [SP]$, $(Page, k) \rightarrow PC$	无
1 01kk kkkk kkkk	1kkk	JMP k	$(Page, k) \rightarrow PC$	无
1 1000 kkkk kkkk	18kk	MOV A,k	$k \rightarrow A$	无
1 1001 kkkk kkkk	19kk	OR A,k	$A \vee k \rightarrow A$	Z
1 1010 kkkk kkkk	1Akk	AND A,k	$A \& k \rightarrow A$	Z
1 1011 kkkk kkkk	1Bkk	XOR A,k	$A \oplus k \rightarrow A$	Z
1 1100 kkkk kkkk	1Ckk	RETL k	$k \rightarrow A$, $[栈顶] \rightarrow PC$	无
1 1101 kkkk kkkk	1Dkk	SUB A,k	$k-A \rightarrow A$	Z, C, DC
1 1110 0000 0010	1E02	INT	$PC+1 \rightarrow [SP]$, $002H \rightarrow PC$	无
1 1111 kkkk kkkk	1Fkk	ADD A,k	$k+A \rightarrow A$	Z, C, DC


注意: ¹ 此指令只用于操作IOC5~IOC7、IOCB、IOCE和IOCF寄存器。

² 此指令不建议用于操作R3F寄存器。

³ 不能用此指令操作R3F寄存器。


4.13 时序图

AC 测试输入/输出波形




AC 测试：输入驱动2.4V代表逻辑“1”，0.4V代表逻辑“0”。时序测量中，以2.0V代表逻辑“1”，0.8V代表“0”。

RESET 时序 (CLK="0")



TCC 输入时序 (CLKS="0")



5 最大绝对值

项目	范围		
温度范围	-40°C	到	85°C
存储温度	-65°C	到	150°C
输入电压	VSS-0.3V	到	VDD+0.5V
输出电压	VSS-0.3V	到	VDD+0.5V
工作频率 (2clks)	32.768kHz	到	20 MHz
工作电压	2.5V	到	5.5V

6 电气特性

6.1 直流电气特性

Ta= 25°C, VDD= 5.0V±5%, VSS= 0V

符号	参数	条件	最小值	典型值	最大值	单位
FXT	晶振: VDD 到 3V	2个指令周期为2个时钟周期	DC	-	8.0	MHz
	晶振: VDD 到 5V	2个指令周期为2个时钟周期	DC	-	20.0	MHz
ERC	ERC: VDD 到 5V	R: 5.1KΩ, C: 100 pF	F±30%	950	F±30%	kHz
IIL	输入引脚输入漏电流	VIN = VDD, VSS	-	-	±1	μA
VIH1	输入高电压 (VDD=5V)	Ports 5, 6, 7	2.0	-	-	V
VIL1	输入低电压 (VDD=5V)	Ports 5, 6, 7	-	-	0.8	V
VIHT1	输入高临界电压 (VDD=5V)	/RESET, TCC, INT	2.0	-	-	V
VILT1	输入低临界电压 (VDD=5V)	/RESET, TCC, INT	-	-	0.8	V
VIHX1	时钟输入高电压 (VDD=5V)	OSCI	3.5	-	-	V
VILX1	时钟输入低电压 (VDD=5V)	OSCI	-	-	1.5	V
VIH2	输入高电压 (VDD=3V)	Ports 5, 6, 7	1.5	-	-	V
VIL2	输入低电压 (VDD=3V)	Ports 5, 6, 7	-	-	0.4	V
VIHT2	输入高临界电压 (VDD=3V)	/RESET, TCC, INT	1.5	-	-	V
VILT2	输入低临界电压 (VDD=3V)	/RESET, TCC, INT	-	-	0.4	V
VIHX2	时钟输入高电压 (VDD=3V)	OSCI	2.1	-	-	V
VILX2	时钟输入低电压 (VDD=3V)	OSCI	-	-	0.9	V
VOH1	输出高电压 (Ports 5, 6, 7)	IOH = -10.0 mA	2.4	-	-	V
VOL1	输出低电压 (Ports 5, 6)	IOL = 9.0 mA	-	-	0.4	V
VOL2	输出低电压 (Port 7)	IOL = 14.0 mA	-	-	0.4	V
IPH	上拉电流	激活上拉, 输入引脚接VSS	-50	-100	-240	μA
ISB1	掉电电流	所有输入引脚和I/O 引脚接VDD, 输出引脚悬空, WDT 禁止	-	-	1	μA
ISB2	掉电电流	所有输入引脚和I/O 引脚接VDD, 输出引脚悬空, WDT 使能	-	-	7	μA

符号	参数	条件	最小值	典型值	最大值	单位
ICC1	工作供电电流 (VDD=3V) 2个指令周期/4个时钟周期	/RESET= '高', Fosc=32kHz (晶振类型, CLKS="0"), 输出引脚悬空, WDT 禁止	-	25	30	μA
ICC2	工作供电电流 (VDD=3V) 2个指令周期/4个时钟周期	/RESET= '高', Fosc=32kHz (晶振类型, CLKS="0"), 输出引脚悬空, WDT 使能	-	30	35	μA
ICC3	工作供电电流 (VDD=5V) 2个指令周期/4个时钟周期	/RESET= '高', Fosc=4MHz (晶振类型, CLKS="0"), 输出引脚悬空, WDT 使能	-	1.6	2.2	mA
ICC4	工作供电电流 (VDD=5V) 2个指令周期/4个时钟周期	/RESET= '高', Fosc=10MHz (晶振类型, CLKS="0"), 输出引脚悬空, WDT 使能	-	2.8	5.0	mA

6.2 交流电气特性

Ta=-40°C ~ 85 °C, VDD=5V±5%, VSS=0V

符号	参数	条件	最小值	典型值	最大值	单位
Dclk	输入时钟的占空比	-	45	50	55	%
Tins	指令周期 (CLKS="0")	晶振类型	100	-	DC	ns
		RC 类型	500	-	DC	ns
Ttcc	TCC 输入时间周期	-	(Tins+20)/N*	-	-	ns
Tdrh	单片机复位持续时间	Ta = 25°C	11.3	16.2	21.6	ms
Trst	/RESET 脉冲宽度	Ta = 25°C	2000	-	-	ns
Twdt	看门狗定时器时间	Ta = 25°C	11.3	16.2	21.6	ms
Tset	输入引脚建立时间	-	-	0	-	ns
Thold	输入引脚保持时间	-	15	20	25	ns
Tdelay	输出引脚延迟时间	Cload=20pF	45	50	55	ns
Tiod	使能EMI的I/O 延迟时间	Cload=150pF	4	5	6	ns
Ttr1	使能EMI的I/O 上升时间	Cload=150pF	190	200	210	ns
Ttrf1	使能EMI的I/O 下降时间	Cload=150pF	190	200	210	ns
Ttr2	使能EMI的I/O 上升时间	Cload=300pF	380	400	420	ns
Ttrf2	使能EMI的I/O 下降时间	Cload=300pF	380	400	420	ns
Tdrc	ERC 延迟时间	Ta = 25°C	1	3	5	ns

* N = 已选预分频比

典型值数据在5V, 25°C条件下测量

6.3 器件特性

下图所示特性取自有限的样品，并不保证它的准确性，在此仅用作参考。有些图片所示数据可能超出正常工作范围。




图 6-1 TCC, /INT, /RESET 引脚的Vih, Vil




图 6-2 P60~P67, P70~P77 vs. VDD的Vth (临界电压)




图 6-3 Port 5, Port 6, and Port 7 Voh vs. Ioh, VDD=5V




图 6-4 Port 5, Port 6, and Port 7 Voh vs. Ioh, VDD=3V




图 6-5 Port 5和Port 6 Vol vs. Iol, VDD=5V




图 6-6 Port 5和 Port 6 Vol vs. Iol, VDD=3V




图 6-7 Port 7 Vol vs. Iol, VDD=5V




图 6-8 Port 7 Vol vs. Iol, VDD=3V




图 6-9 WDT超时溢出周期 vs. VDD, 预分频比设置为 1 : 1




图 6-10 RC 振荡频率典型值 vs. VDD (Cext=100Pf, 温度为 25°C)




图 6-11 RC 振荡频率典型值 vs. 温度 (R 和 C 为理想器件时)

工作电流 $ICC1 \sim ICC4$ 对应四个条件，分别如下：

$ICC1$: $VDD=3V$, $Fosc=32\text{ kHz}$, 2 个时钟周期, WDT 禁止

$ICC2$: $VDD=3V$, $Fosc=32\text{ kHz}$, 2 个时钟周期, WDT 使能

$ICC3$: $VDD=5V$, $Fosc=4\text{ MHz}$, 2 个时钟周期, WDT 使能

$ICC4$: $VDD=5V$, $Fosc=10\text{ MHz}$, 2 个时钟周期, WDT 使能




图 6-12 工作电流典型值 ($ICC1$ 和 $ICC2$) vs. 温度




图 6-13 工作电流最大值 ($ICC1$ 和 $ICC2$) vs. 温度




图 6-14 工作电流典型值 (ICC3 和 ICC4) vs. 温度




图 6-15 工作电流最大值 (ICC3 和 ICC4) vs. 温度

掉电电流ISB1和ISB2对应两个条件。分别如下：

ISB1：VDD=5V, WDT 禁止

ISB2：VDD=5V, WDT 使能




图 6-16 待机电流典型值 (ISB1 和 ISB2) vs. 温度




图 6-17 待机电流最大值 (ISB1 和 ISB2) vs. 温度




图 6-18 温度范围从-40 °C 到 85 °C的工作电压




图 6-19 运行在 4 MHz的 EM78P447N I-V 曲线




图 6-20 运行在 32.768 kHz 的 EM78P447N I-V 曲线

附录

A 封装类型

OTP MCU	封装类型	引脚数	封装尺寸
EM78P447NCK	Skinny DIP	24	300 mil
EM78P447NCM	SOP	24	300 mil
EM78P447NAP	DIP	28	600 mil
EM78P447NEP	DIP	28	600 mil
EM78P447NGK	Skinny DIP	28	400 mil
EM78P447NAM	SOP	28	300 mil
EM78P447NAS	SSOP	28	209 mil
EM78P447NBP	DIP	32	600 mil
EM78P447NBWM	SOP	32	450 mil
EM78P447NBM	SOP	32	300 mil
EM78P447NBK	Skinny DIP	32	400 mil
EM78P447NCKS	Skinny DIP	24	300 mil
EM78P447NCMS	SOP	24	300 mil
EM78P447NAPS	DIP	28	600 mil
EM78P447NEPS	DIP	28	600 mil
EM78P447NGKS	Skinny DIP	28	400 mil
EM78P447NAMS	SOP	28	300 mil
EM78P447NASS	SSOP	28	209 mil
EM78P447NBPS	DIP	32	600 mil
EM78P447NBWMS	SOP	32	450 mil
EM78P447NBMS	SOP	32	300 mil
EM78P447NBKS	Skinny DIP	32	400 mil
EM78P447NDPJ	DIP	20	300 mil
EM78P447NCKJ	Skinny DIP	24	300 mil
EM78P447NCMJ	SOP	24	300 mil
EM78P447NAPJ	DIP	28	600 mil
EM78P447NEPJ	DIP	28	600 mil
EM78P447NGKJ	Skinny DIP	28	400 mil
EM78P447NAMJ	SOP	28	300 mil
EM78P447NASJ	SSOP	28	209 mil
EM78P447NBPJ	DIP	32	600 mil
EM78P447NBWMJ	SOP	32	450 mil
EM78P447NBMJ	SOP	32	300 mil
EM78P447NBKJ	Skinny DIP	32	400 mil

注意: 元件号中包含“S”或“J”的为绿色产品, 不含有害物质。






符合索尼 SS-00259 号标准的第三版。
Pb 含量少于 100ppm，与索尼数据手册兼容。

项目	EM78P447NxS/xJ
电镀类型	纯锡
成份 (%)	Sn :100%
熔点(°C)	232°C
电阻率 ($\mu\Omega$ -cm)	11.4
硬度(hv)	8~10
伸长率 (%)	>50%


B 封装信息

24-引脚小型塑封双列直插封装 (SKDIP) — 300 mil




28-引脚塑封双列直插封装 (DIP) — 600 mil

32-引脚塑封双列直插封装 (DIP) — 600 mil



28-引脚小型塑封双列直插封装 (SKDIP) – 400 mil




32-引脚小型塑封双列直插封装 (SKDIP) – 400 mil





24-引脚塑封小外形封装 (SOP) — 300 mil




28-引脚塑封小外形封装 (SOP) — 300 mil



32-引脚塑封小外形封装 (SOP) — 300 mil

32-引脚塑封小外形封装 (SOP) — 450 mil


28-引脚塑封缩小外形封装 (SSOP) — 209 mil



C EM78P447N 烧录引脚

用DWTR烧录EM78P447N IC。DWTR跳线选择CON3 (EM78P447N)，烧录软件选用EM78P447N。

烧录引脚名	IC 引脚名	28-DIP 引脚序号	32-DIP 引脚序号
VPP	/RESET	28	30
ACLK	OSCO	26	28
DINCK	P77	25	27
DATAIN	P76	24	26
/PGMB	P75	23	25
/OEB	P74	22	24
VDD	VDD	2	4
VSS	VSS	4	6

ELAN DWTR 的烧录接线图

