EM78P468K

8位微控制器

产品规格书

版本1.1

义隆电子股份有限公司 2015.5



商标告知:

IBM 为一个注册商标, PS/2 是 IBM 的商标之一。

Windows 是微软公司的商标。

ELAN 和 ELAN 标志 是义隆电子股份有限公司的商标。

版权所有 © 2015 义隆电子股份有限公司

所有权利保留

台湾印制

本使用说明文件内容如有变动恕不另作通知。关于该规格书的准确性、适当性或者完整性,义隆电子股份有限公司不承担任何责任。 义隆电子股份有限公司不承诺对本使用说明文件之内容及信息有更新及校正之义务。 本规格书的内容及信息将为符合确认之指示而变更。

在任何情况下,义隆电子股份有限公司对本使用说明文件中的信息或内容的错误、遗漏,或者其它不准确性不承担任何责任。由于使用本使用说明文件中的信息或内容而导致的直接,间接,特别附随的或结果的损害, 义隆电子股份有限公司没有义务负责。

本规格书中提到的软件(如果有),都是依据授权或保密合约所合法提供的,并且只能在这些合约的许可条件下使用或者复制。

义隆电子股份有限公司的产品不是专门设计来应用于生命维持的用具,装置或者系统。 义隆电子股份有限公司的产品不支持而且禁止在这些方面的应用。

未经义隆电子股份有限公司书面同意,任何个人或公司不得以任何形式或方式对本使用说明文件的内容之任一部分进行复制或传输。



义隆电子股份有限公司

总公司:

地址:台湾新竹科学园区创新一路 **12**号

电话:+886 3 563-9977 传真:+886 3 563-9966 webmaster@emc.com.tw http://www.emc.com.tw

香港分公司:

义隆电子(香港)有限公司 九龙观塘巧明街95号世达中心 19 楼 A 室

电话: +852 2723-3376 传真: +852 2723-7780 elanhk@emc.com.hk

深圳分公司:

义隆电子(深圳)有限公司 深圳市南山区高新技术产业园 南区高新南六道迈科龙大厦 8A

邮编: 518057

电话: +86 755 2601-0565 传真: +86 755 2601-0500 elan-sz@elanic.com.cn

USA:

Elan Information Technology Group (USA)

P.O. Box 601 Cupertino, CA 95015

USA

Tel: +1 408 366-8225 Fax:+1 408 366-8225

上海分公司:

义隆电子(上海)有限公司 地址:上海市浦东新区张江

地址:上海市浦东新区张江 高科碧波路 5 号科苑大楼 6

楼

邮编: 201203

电话: +86 21 5080-3866 传真: +86 21 5080-0273 elan-sh@elanic.com.cn



目录

1	综述			1
2	特性			1
3	引脚	配置		2
4	引脚	描述		6
5	功能	结构图.		11
6				
	6.1		存器	
		6.1.1	R0/IAR (间接寻址寄存器)	12
		6.1.2	R1, TCC (定时时钟计数器)	
		6.1.3	R2, PC (程序计数器)	
		6.1.4	R3, SR (状态寄存器)	
		6.1.5	R4, RSR (RAM 选择寄存器)	
		6.1.6	R5/Port 5 (Port 5 I/O 数据和寄存器页面选择)	15
		6.1.7	R6/Port 6 (Port 6 I/O 数据寄存器)	
		6.1.8	R7, Port 7 (Port 7 I/O 数据寄存器)	16
		6.1.9	R8/Port 8 (Port 8 I/O 数据寄存器)	
		6.1.10	R9/LCDCR (LCD 控制寄存器)	
		6.1.11	RA, LCD_ADDR (LCD 地址寄存器)	17
		6.1.12	RB/LCD_DB (LCD 数据缓存器)	17
		6.1.13	RC, CNTER (计数器使能寄存器)	18
		6.1.14	RD, SBPCR (系统时钟、驱动频率及 PLL 频率控制寄存器)	18
		6.1.15	RE, IRCR (IR&Port5 设置控制寄存器)	21
			RF, ISR (中断状态寄存器)	
		6.1.17	地址: 10h~3Fh; R10~R3F (通用目的寄存器)	22
	6.2	特殊目	的寄存器	23
		6.2.1	A (累加器)	23
		6.2.2	IOC50, P5CR (Port 5 I/O& Port 7、P8, LCD 段控制寄存器)	23
		6.2.3	IOC60, P6CR (Port 6 I/O 控制寄存器)	24
		6.2.4	IOC70, P7CR (Port 7 I/O 控制寄存器)	24
		6.2.5	IOC80, P8CR (Port 8 I/O 控制寄存器)	24
		6.2.6	IOC90, RAM_ADDR (128字节 RAM 地址)	24
		6.2.7	IOCA0, RAM_DB (128 字节 RAM 数据缓存器)	25
		6.2.8	IOCB0, CNT1PR (计数器 1 预设值寄存器)	25
		6.2.9	IOCC0, CNT2PR (计数器 2 预设值寄存器)	25
		6.2.10	IOCD0, HPWTPR (高电平脉宽定时器预设值寄存器)	26
			IOCE0, LPWTPR (低电平脉宽定时器预设值寄存器)	
		6.2.12	IOCF0, IMR (中断屏蔽寄存器)	26



	6.2.13	IOC61, WUCR (唤醒和 P57/IROUT 灌电流控制寄存器)	27
	6.2.14	IOC71, TCCCR (TCC 控制寄存器)	27
	6.2.15	IOC81, WDTCR (WDT 控制寄存器)	28
		IOC91, CNT12CR (计数器 1、2 的控制寄存器)	
	6.2.17	IOCA1, HLPWTCR (高/低电平脉宽定时器控制寄存器)	30
		IOCB1, P6PH (Port 6 上拉控制寄存器)	
		IOCC1, P6OD (Port 6 漏极开路控制寄存器)	
		IOCD1, P8PH (Port 8 上拉控制寄存器)	
		IOCE1, P6PL (Port 6 下拉控制寄存器)	
6.3	TCC&\	WDT 预分频器	32
6.4	I/O 端口	J	35
6.5	复位与	唤醒	35
6.6	振荡器		40
	6.6.1	振荡器模式	40
	6.6.2	锁相环(PLL 模式)	40
	6.6.3	晶体振荡器/陶瓷谐振器(晶振)	41
	6.6.4	带内部电容的 RC 振荡模式	42
6.7	上电参	考	42
	6.7.1	外部上电复位电路	43
	6.7.2	残余电压保护	43
6.8	中断		45
6.9	LCD 驱	动器	46
	6.9.1	R9/LCDCR (LCD 控制寄存器)	46
	6.9.2	RA/LCD_ADDR (LCD 地址寄存器)	47
	6.9.3	RB/LCD_DB (LCD 数据缓存器)	47
	6.9.4	RD/SBPCR (系统时钟、驱动频率及 PLL 频率控制寄存器)	48
6.10	红外遥	控应用/PWM 波形的产生	52
6.11	代码选	项	56
6.12	指令集	7/1/1	57
6.13	时序图		60
-			
æ¬(≀			
	8.1	DC 电气特性	
	8.2	AC 电气特性	63

7

8



附录

Α	订购及制造信息	64
В	封装类型	65
С	封装信息	66
D	EM78P468K 烧写引脚清单	72
	品质保证和可 靠性	
	E.1 地址缺陷检测	



修订本规格历史

版本	版本描述	日期
1.0	初版	2015/03/19
1.1	修改 LQFP-48 封裝信息	2015/05/26



1 综述

EM78P468K是采用低功耗高速CMOS工艺设计开发的8位微控制器。该芯片集成有看门狗计时器 (WDT)、Data RAM、ROM、可编程实时时钟计数器,内部/外部中断、省电模式、LCD驱动器、红外发射功能和三态I/O口。它的内部有一个4Kx13位一次性可编程存储器(OTP-ROM)。 EM78P468K提供多层保护位用于防止用户在OTP存储代码空间中的程序被读取,拥有7个代码选项位以满足用户定置代码选项的需要,尤其同时提供了13位用户ID选项。

为增强的OPT-ROM特性,EM78P468K提供了一个方便了用户开发和校验程序。另外,利用开发编程工具,OTP单片机具备简单高效的代码更新的优点。用户可以使用义隆烧录器轻松地烧写开发代码。

2 特性

- CPU配置
 - 4K×13位片内OTP-ROM
 - 144字节通用目的寄存器
 - 128字节片内数据RAM
 - 272字节SRAM
 - 8级堆栈用于子程序嵌套
 - 上电电压检测提供(1.7±0.1V) 给 EM78P468K
- I/O端口结构
 - 通常有12个双向三态I/O口
 - 16个双向三态I/O口与LCD 段输出共用
 - 28个双向三态I/O口
- 工作电压和工作温度范围

EM78P468K

- 商业级: 2.1V~5.5V(在0°C~+70°C)
- 工业级: 2.3V~5.5V(在-40°C~+85°C)
- 工作模式
 - 正常模式: CPU工作于主频(Fm)
 - 绿色模式: CPU工作于副频(Fs), 而主频(Fm) 停止振荡
 - 空闲模式: CPU闲置,但LCD驱动仍在工作
 - 休眠模式:整个芯片停止工作
 - ◆ 输入端口从空闲及休眠模式唤醒功能(Port 6, Port 8)
 - ◆ 工作频率: DC~10MHz时钟输入
 - ◆ 双时钟工作模式
- 振荡模式
 - 高频振荡器可从晶振、RC或PLL(锁相环)模式 中选择其中一种模式
 - 低频振荡器可选择晶振或RC模式


■ 外部配置

- 8位实时时钟/计数器(TCC)
- 1个红外发射器/PWM发生器n
- 4组8位可自动载入下溢计数/定时器,可用于中断源
 - ◆ 计数器1:独立下溢计数器
 - ◆ 计数器2: 与红外发射(IR)功能共用的高电平脉宽 定时器(HPWT)和低电平脉宽定时器(LPWT)
 - ◆ 可编程的自由运行片内看门狗定时器(WDT),可 用于正常模式,低速模式和空闲模式
- 8个中断源: 3个外部中断和5个外部中断
 - 内部中断源: TCC、计数器1、计数器2、高/低电平脉宽定时器
 - 外部中断源: INTO、INT1及引脚状态改变唤醒(Port 6和 Port 8)中断
- LCD电路
 - 4个公共驱动引脚
 - 32个字段驱动引脚
 - LCD 偏压: 1/3, 1/2偏压
 - LCD占空比: 1/4, 1/3, 1/2 占空比
- 封装类型
 - 晶元形态: 59个引脚
 - QFP-64 pin: EM78P468KQ64 (尺寸14mm×20mm)
 - LQFP-64 pin: EM78P468KL64 (尺寸7mm×7mm)
 - LQFP-44 pin: EM78P468KL44 (尺寸10mm×10mm)
 - QFP-44 pin: EM78P468KQ44 (尺寸10mm×10mm)
 - QFP-64 pin: EM78P468KQ64B (尺寸14mm×14mm)
 - LQFP-48 pin: EM78P468KL48 (尺寸7mm×7mm)

注: 绿色产品不包含有害物质



3 引脚配置



产品规格书(V1.1) 05.26.2015






图3-2 64-Pin LQFP/QFP EM78P468KL64/EM78P468KQ64B引脚配置






图3-3 48-Pin LQFP/QFP EM78P468KL48引脚配置






图3-4 44-Pin LQFP/QFP EM78P468KQ44/EM78P468KL44引脚配置



4 引脚描述

符号	功能	输入 类型	输入 类型	描述		
	P54	ST	CMOS	双向 I/O 引脚		
P54/INT0 (ACLK)	INT0	ST	-	外部中断引脚。 INTO 的中断信号沿,可以通过 IOC71 的位 7 (INT_EDGE)设置为上升沿或者下降沿。引脚状态改变时能够从休眠及空闲模式中唤醒。		
	(ACLK)	ST	_	ACLK 做烧录程序的引脚使用		
	P55	ST	CMOS	双向 I/O 引脚		
P55/INT1 (DINCK)	INT1	ST	-	外部中断引脚。 中断源为信号下降沿。引脚状态改变时能够从休 眠及空闲模式中唤醒		
	(DINCK)	ST	-	DINCK 引脚作为烧录程序的引脚使用		
P56/TCC	P56	ST	CMOS	双向 I/O 引脚。引脚可在正常/空闲/低速模式下工作		
(DATAIN)	TCC	ST	- TCC 的外部输入引脚			
	(DATAIN)	ST	-	DATAIN 引脚作为烧录程序的引脚使用		
P57/IROUT	P57	ST	CMOS	双向 I/O 引脚。灌电流能达到 20mA/5V。		
P37/IKOUT	IROUT	ST	_	IR/PWM 模式输出引脚		
P60 (PGMB)	P60	ST	CMOS	具有可编程上拉,下拉及漏极开路功能。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。		
	(PGMB)	ST	-	PGMB 作为烧录程序的引脚使用		
P61 (OEB)	P61	ST	CMOS	具有可编程上拉,下拉及漏极开路功能。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。		
	(OEB)	ST	_	OEB 引脚作为烧录程序的引脚使用		
P62	P62	ST	CMOS	双向 I/O 引脚。具有可编程上拉,下拉及漏极开路功能。 所有引脚状态改变时能够将单片机从休眠和空闲模式中唤醒。		
P63	P63	ST	CMOS	双向 I/O 引脚。具有可编程上拉,下拉及漏极开路功能。 所有引脚状态改变时能够将单片机从休眠和空闲模式中唤醒。		



符号	功能	输入 类型	輸入 業型	描述	
P64	P64	ST	CMOS	双向 I/O 引脚。具有可编程上拉,下拉及漏极开路功能。 所有引脚状态改变时能够将单片机从休眠和空闲模式中唤醒。	
P65	P65	ST	CMOS	双向 I/O 引脚。具有可编程上拉,下拉及漏极开路功能。 所有引脚状态改变时能够将单片机从休眠和空闲模式中唤醒。	
P66	P66	ST	CMOS	双向 I/O 引脚。具有可编程上拉,下拉及漏极开路功能。 所有引脚状态改变时能够将单片机从休眠和空闲模式中唤醒。	
P67	P67	ST	CMOS	双向 I/O 引脚。具有可编程上拉,下拉及漏极开路功能。 所有引脚状态改变时能够将单片机从休眠和空闲模式中唤醒。	
COM3~0	COM3~0	_	AN	LCD 公共输出引脚	
SEG0~15	SEG0~15	_	AN	LCD 段输出引脚	
	SEG16	_	AN	LCD 段输出引脚	
SEG16/P70	P70	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。	
	SEG17	_	AN	LCD 段输出引脚	
SEG17/P71	P71	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。	
	SEG18	_	AN	LCD 段输出引脚	
SEG18/P72	P73	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。	
	SEG19	_	AN	LCD 段输出引脚	
SEG19/P73	P73	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。	
	SEG20	_	AN	LCD 段输出引脚	
SEG20/P74	P74	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。	
	SEG21	_	AN	LCD 段输出引脚	
SEG21/P75	P75	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。	



符号	功能	输入 类型	输入 类型	描述
	SEG22	_	AN	LCD 段输出引脚
SEG22/P76	P76	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。
	SEG23	_	AN	LCD 段输出引脚
SEG23/P77	P77	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。
	SEG24	-	AN	LCD 段输出引脚
SEG24/P80	P80	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。
	SEG25	ı	AN	LCD 段输出引脚
SEG25/P81	P81	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。
	SEG26	_	AN	LCD 段输出引脚
SEG26/P82	P82	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。
	SEG27	_	AN	LCD 段输出引脚
SEG27/P83	P83	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。
	SEG28	_	AN	LCD 段输出引脚
SEG28/P84	P84	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。
	SEG29	ı	AN	LCD 段输出引脚
SEG29/P85	P85	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。
	SEG30	_	AN	LCD 段输出引脚
SEG30/P86	P86	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。
	SEG31		AN	LCD 段输出引脚
SEG31/P87	P87	ST	CMOS	双向 I/O 引脚。 所有引脚状态改变时能够将单片机从休眠和空 闲模式中唤醒。



符号	功能	输入 类型	输入 类型	描述		
VB	VB	-	AN	为得到 LCD 偏压,该引脚连接电容		
VA	VA	ı	AN	为得到 LCD 偏压,该引脚连接电容		
VLCD2	VLCD2	1	AN	LCD 偏压的一个偏压		
VLCD3	VLCD3	-	AN	LCD 偏压的一个偏压		
/RESET (VPP)	/RESET	ST	ŀ	仅为通用输入引脚。 低电平有效。当保持逻辑低电平时芯片将复位。 /RESET 作为烧录程序的引脚使用		
	VPP	ST	-	Vpp 做烧录程序的引脚使用		
R-OSCI	R-OSCI	当不使用高频振荡器时,该				
osco	osco	-	XTAL	晶振模式时: 晶振输出 RC 模式时: 指令时钟输出		
Xin	Xin	XTAL	-	晶振模式时: 副振荡器输入端,接 32.768kHz 晶振		
Xout	Xout	_	XTAL	晶振模式时: 副振荡器输入端,接 32.768kHz 晶振		
NC	NC	-	-	未连接		
VDD	VDD	Power	-	电源		
GND	GND	Power	-	地		

说明: ST: 施密特触发输入 CMOS: CMOS輸出 AN: 模拟输入引脚 XTAL: 振/陶震引脚



使能功能下的引脚状态

	I/C	状态	引脚控制		
引脚功能	I/O 方向	引脚状态改 变 WK/Int.	上拉	下拉	O.D.
通用输入	输入	S/W	S/W	S/W	S/W
通用输出	输出	禁止	S/W	S/W	S/W
TCC	输入	禁止	S/W	S/W	S/W
LCD 驱动	输入	禁止	禁止	禁止	S/W
TC-OUT	输出	禁止	初始: 使能	S/W	S/W
复位	输入	禁止	S/W	S/W	S/W
EX_INT	输入	禁止	S/W	S/W	S/W
OSCI	输入	禁止	禁止	禁止	S/W
osco	输入	禁止	禁止	禁止	S/W

禁止 → 一直禁止

使能 → 一直使能

SM → 由寄存器来控制,初值设定为"禁止"。

- 1. 对于非 I/O 功能引脚, 引脚状态改变唤醒和中断功能, 应设为禁止。
- 2. 优先级:数字输出功能 > 数字输入功能 > 通用 I/O 功能。



5 功能结构图




图5 系统结构图



6 功能描述

6.1 操作寄存器

6.1.1 RO/IAR (间接寻址寄存器)

(地址: 00h)

R0并非一个实际工作的寄存器,其主要功能是作为间接地址指针。任何对R0进行操作的指令,实际上是对RAM选择寄存器(R4)所指定的寄存器进行的操作。

6.1.2 R1, TCC (定时时钟计数器)

(地址: 01h)

它用于对外加在TCC引脚上的脉冲或内部时钟进行计数,同其它寄存器一样它可以由程序进行读/写操作。

6.1.3 R2, PC (程序计数器)

(地址: 02h)




图6-1 程序计数器结构图

- 图6-1描述了R2的结构,*程序计数器的组成*。
- 该结构产生4K×13位片内ROM地址以获取对应程式指令代码。
- 复位后, R2所有位被清零。
- "JMP"指令允许直接装载程序计数器的低10位,因此,"JMP"指令跳转范围为一个程序页面内。
- "CALL"指令装载PC的低10位,然后PC+1压入堆栈。因此,子程序入口地址可以位于一个程序页的任何地方。



- "RET" ("RETL k", "RETI")指令将栈顶的数据载入PC中。
- "ADD R2, A" 允许把A的值加到当前PC上,同时PC的第九位第十位根据实际情况增加。
- "MOV R2, A"允许将A寄存器的地址装载到PC的低8位,同时PC的第九位及第十位 (A8~A9)保持不变。
- 当执行"JMP"、"CALL"指令时,PC的高位(A10~A11)将装入状态寄存器R3中的 PS0~PS1位。

ADDRESS	SBANK0	IOCPAGE0	IOCPAGE1	
00	R0			
01	R1 (TCC)			
02	R2 (PC)			
03	R3 (Status & ROM page)			
04	R4 (RAM selection)			
05	R5 (Port 5 & IOC page)	IOC50 (Port 5 IO control)	IOC51 (unused)	
06	R6 (Port 6)	IOC60 (Port 6 IO control)	IOC61 (Wake-up register)	
07	R7 (Port 7)	IOC 70 (Port 7 IO control)	(Wake-up register) IOC71 (TCC control)	
08	R8 (Port 8)	IOC80 (Port 8 IO control)	IOC81 (WDT control)	
09	R9 (LCD control)	IOC90 (RAM Address)	IOC91 (CNT1/2 control)	
0A	RA (LCD contrast & addr.)	ÎOCA0 (RAM Data)	IOCA1 (H/L pulse time control)	
0B	RB (LCD data)	IOCB0 (CNT1 preset)	IOCB1 (Port 6 pull-high)	
OC	RC (Counter enable reg.)	IOCC0 (CNT2 preset)	IOCC1 (Port 6 open-drain)	
0D	RD (System Clock control)	IOCD0 (High pulse timer preset)	IOCD1 (Port 8 pull-high)	
0E	RE (IR control)	IOCEÓ (Low pulse timer preset)	IOCE1 (Port 6 pull down)	
OF	RF (Interrupt status)	IOCF0 (interrupt mask)	IOCF1 (unused)	
10 1F	16 byte common register			
20 3F	Bank 0 32 byte common register	Bank 1 32 byte common register	Bank 2 32 byte common register	Bank 3 32 byte common register

图6-2 数据存储器组成



6.1.4 R3, SR (状态寄存器)

(地址: 03h)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
_	PS1	PS0	Т	Р	Z	DC	С
	R/W						

Bit 7:未使用

Bits 6~5 (PS1~0): 页面选择位

PS1	PS0	ROM Page (地址)
0	0	Page 0 (000H ~ 3FFH)
0	1	Page 1 (400H ~ 7FFH)
1	0	Page 2 (800H ~ BFFH)
1	1	Page 3 (C00H ~ FFFH)

PS0~PS1 用来作程序存储器ROM的页选,用户可以利用 PAGE 指令 (例如 PAGE 1) 或者通过设置 PS1~PS0 位来改变程序存储器的页面。当执行"JMP"、"CALL",或者其他可以改变程序计数器的指令(例如 MOV R2, A)时,PS0~PS1会被装载到程序计数器的第11和12位中,即所选的程序存储器中的一页。注意RET (RETL, RETI) 等指令不会改变PS0~PS1 位的值,因此不管当前PS0~PS1设置如何,在程序返回时总会回到子程序被调用时所在的页面。

Bit 4 (T): 时间溢出位。当执行"SLEP"、"WDTC"指令或系统上电时,置该位为"1";当 WDT溢出时,该位清为"0"。

事件	Т	Р	备注
休眠模式下 WDT 溢出唤醒	0	0	-
WDT溢出(不在休眠模式)	0	1	-
休眠模式下复位唤醒	1	0	_
上电复位	1	1	_
复位引脚处于低脉冲状态	1	1	x : 无关项

Bit 3 (P): 掉电位。当系统上电或执行"WDTC"指令后,置该位为"1"; 当执行"SLEP"

指令后,该位清为"0"。

Bit 2 (Z): 零标志位

Bit 1 (DC): 辅助进位标志

Bit 0 (C): 进位标志



6.1.5 R4, RSR (RAM 选择寄存器)

(地址: 04h)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
RBS1	RBS0	RSR5	RSR4	RSR3	RSR2	RSR1	RSR0
R/W							

Bits 7~6 (RBS1~RBS0): 用来决定4个Bank中哪一个处于激活状态。

数据存储器组成见图6-2。用户可以通过"Bank"指令(例如 Bank 1)来改变Bank。

Bits 5~0 (RSR5~RSR0): 在间接寻址方式中用来选择64个寄存器(地址: 00~3F),如果不作为间接寻址使用,RSR也可被用作8位通用读/写寄存器。

6.1.6 R5/Port 5 (Port 5 I/O数据和寄存器页面选择)

(地址: 05h)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
R57	R56	R55	R54	_	_	_	IOCPAGE
R/W	R/W	R/W	R/W	-	-	-	R/W

Bits 7~4: 4位Port 5双向I/O寄存器

用户可使用IOC50寄存器来设置各位是作为输入或输出状态。

Bits 3~1: 未使用

Bit 0 (IOCPAGE): 改变IOC5~IOCF到另一页面

IOCPAGE = "0": 页 0 (选择寄存器: IOC 50~IOC F0)

IOCPAGE = "1": 页 1 (选择寄存器: IOC 61~IOC E1)

6.1.7 R6/Port 6 (Port 6 I/O数据寄存器)

(地址: 06h)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
R67	R66	R65	R64	R63	R62	R61	R60
R/W							

Bits 7~0: Port 6的8位双向I/O寄存器

用户可使用IOC60寄存器来设置各个IO位作为输入或者输出状态。



6.1.8 R7, Port 7 (Port 7 I/O数据寄存器)

(地址: 07h)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
R77	R76	R75	R74	R73	R72	R71	R70
R/W							

Bits 7~0: Port 7的8位双向I/O寄存器

用户可使用IOC70寄存器来设置各个IO位作为输入或者输出状态。

6.1.9 R8/Port 8 (Port 8 I/O 数据寄存器)

(地址: 08h)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
R87	R86	R85	R84	R83	R82	R81	R80
R/W							

Bits 7~0: Port8的8位双向I/O寄存器

用户可使用IOC80寄存器来设置各个IO位作为输入或者输出状态。

6.1.10 R9/LCDCR (LCD 控制寄存器)

(地址: 09h)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
BS	DS1	DS0	LCDEN		LCDTYPE	LCDF1	LCDF0
R/W	R/W	R/W	R/W	1	R/W	R/W	R/W

Bit 7 (BS): LCD偏压选择位

BS = "0": 1/2偏压 BS = "1": 1/3偏压

Bit 6~5 (DS1~DS0): LCD占空比选择位

DS1	DS0	LCD 占空比
0	0	1/2 占空比
0	1	1/3 占空比
1	×	1/4 占空比

Bit 4 (LCDEN): LCD 使能位

LCDEN = "0": LCD电路关闭。所有公共驱动/段输出设置为低电平。

LCDEN = "1": LCD电路打开

Bit 3: 未使用



Bit 2 (LCDTYPE): LCD的驱动波形类型选择位

LCDTYPE = "0": A类波形 **LCDTYPE = "1"**: B类波形

Bits 1~0 (LCDF1~LCDF0): LCD帧频控制位

LCDF1	LCDF0	LCD 帧频(例. Fs=32.768kHz)							
		1/2 Duty	1/3 Duty	1/4 Duty					
0	0	Fs/(256×2)=64.0	Fs/(172×3)=63.5	Fs/(128×4)=64.0					
0	1	Fs/(280×2)=58.5	Fs/(188×3)=58.0	Fs/(140×4)=58.5					
1	0	Fs/(304×2)=53.9	Fs/(204×3)=53.5	Fs/(152×4)=53.9					
1	1	Fs/(232×2)=70.6	Fs/(156×3)=70.0	Fs/(116×4)=70.6					

注: Fs: 副频振荡频率

6.1.11 RA, LCD_ADDR (LCD地址寄存器)

(地址: 0Ah)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	LCD_A4	LCD_A3	LCD_A2	LCD_A1	LCD_A0
-	-	-	R/W	R/W	R/W	R/W	R/W

Bits 7~5: 未使用, 固定为"0"

Bits 4~0 (LCDA4 ~ LCDA0): LCD RAM地址

RA		RB	(LCD 数据缓	存器)		
(LCD 地址))	Bits 7 ~4	Bit 3 (LCD_D3)	Bit 2 (LCD_D2)	Bit 1 (LCD_D1)	Bit 0 (LCD_D0)	段
00H	-	-	-	-	-	SEG0
01H	-	_	_	-	_	SEG1
02H	-	-	-	-	-	SEG2
1						
1DH	-	-	-	-	-	SEG29
1EH	-	ı	ı	-	-	SEG30
1FH	-	ı		-	-	SEG31
Common	×	COM3	COM2	COM1	COM0	

6.1.12 RB/LCD_DB (LCD数据缓存器)

(地址: 0Bh)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
_	_	_	-	LCD_D3	LCD_D2	LCD_D1	LCD_D0
-	-	-	-	R/W	R/W	R/W	R/W

Bits 7~4: 未使用

Bits 3~0 (LCD_D3 ~ LCD_D0): LCD RAM数据传输寄存器



6.1.13 RC, CNTER (计数器使能寄存器)

(地址: 0Ch)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
_	_	_	_	LPWTEN	HPWTEN	CNT2EN	CNT1EN
-	-	-	-	R/W	R/W	R/W	R/W

Bits 7, 5: 未使用, 必须固定为"0"

Bits 6, 4: 未使用

Bit 3 (LPWTEN): 低电平脉宽定时器使能控制位

LPWTEN = "0": 禁止LPWT. 停止计数操作

LPWTEN = "1": 使能LPWT. 开始计数操作

Bit 2 (HPWTEN): 高电平脉宽定时器使能控制位

HPWTEN = "0": 禁止HPWT. 停止计数操作

HPWTEN = "1": 使能HPWT. 开始计数操作

Bit 1 (CNT2EN): 计数器2使能控制位

CNT2EN = "0": 禁止计数器2, 停止计数操作

CNT2EN = "1": 使能计数器2, 开始计数操作

Bit 0 (CNT1EN): 计数器1使能控制位

CNT1EN = "0": 禁止计数器1,停止计数操作

CNT1EN = "1": 使能计数器1, 开始计数操作

6.1.14 RD, SBPCR (系统时钟、驱动频率及PLL频率控制寄存器)

(地址: 0Dh)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
_	CLK2	CLK1	CLK0	IDLE	BF1	BF0	CPUS
_	R/W						

Bit 7: 未使用

Bits 6 ~ 4 (CLK2 ~ CLK0): PLL模式 (在代码选项中选择) 时主时钟选择位

CLK2	CLK1	CLK0	主时钟	例 Fs=32.768K
0	0	0	Fs×130	4.26 MHz
0	0	1	Fs×65	2.13 MHz
0	1	0	Fs×65/2	1.065 MHz
0	1	1	Fs×65/4	532 kHz
1	×	×	Fs×244	8 MHz



Bit 3 (IDLE): 空闲模式使能位。该位决定执行"SLEP"指令后进入哪一种模式。

IDLE= "0" +SLEP 指令→休眠模式 IDLE= "1" +SLEP 指令→空闲模式

*SLEP指令后面必须加 NOP 指令.

例如: 空闲模式: IDLE 位 = "1" +SLEP 指令 + NOP 指令 休眠模式: IDLE 位 = "0" +SLEP 指令 + NOP 指令

Bits 2, 1 (BF1, 0): LCD驱动频率选择位以适应VLCD 2, 3驱动

BF1	BF0	驱动频率
0	0	Fs
0	1	Fs/4
1	0	Fs/8
1	1	Fs/16

Bit 0 (CPUS): CPU振荡源选择,当CPUS = 0时,CPU选择副振荡器,主振荡器停止工作。

CPUS = "0": 副频(Fs) CPUS = "1": 主频(Fm)

■ CPU工作模式




图6-3 CPU 工作模式



注意

(*) 如果在进入休眠模式前使能看门狗功能,定时器电路(时钟源为Fs)停止计数。 如果在进入休眠模式前使能看门狗功能,定时器电路(时钟源外部引脚)仍然能计 数。当相应的中断使能后,在条件满足时它的中断标志依然有效。但是中断不能唤 醒CPU。

(**)

转换操作休眠→正常,绿色→正常:

如果定时器的时钟源是Fm,在休眠模式或绿色模式下定时器/计数器停止计数。但是,在正常模式下,当时钟源稳定时定时器可以继续计数,这里的稳定时钟源指的是CPU开始工作在正常模式。

转换操作休眠→绿色:

如果定时器的时钟源是Fs,在休眠模式下定时器停止计数。但是,在绿色模式下,当时钟源稳定时定时器可以继续计数,这里的稳定时钟源指的是CPU开始工作在低速模式。

转换操作休眠→正常:

如果定时器的时钟源是副频,在休眠模式下定时器停止计数。但是,在正常模式下, 当时钟源稳定时定时器可以继续计数,这里的稳定时钟源指的是CPU开始工作在正常 模式。

Fmain	Fsub	上电	引脚复位 WDT			
		LVR	N/G/I	S		
RC	RC	18ms+WSTO+15*1/Fsub	18ms+WSTO+15*1/Fsub	18ms+WSTO+15*1/Fsub		
NC	XT	18ms+WSTO+15*1/Fsub	18ms+WSTO+15*1/Fsub	18ms+WSTO+15*1/Fsub		
XT	RC	18ms+WSTO+15*1/Fsub	18ms+WSTO+15*1/ Fsub	18ms+WSTO+15*1/Fsub		
^1	XT	18ms+WSTO+15*1/Fsub	18ms+WSTO+15*1/Fsub	18ms+WSTO+15*1/Fsub		

Fmain	Fsub	G → N	I→N	S → N
RC	RC	WSTO + 11*1/Fmain	WSTO + 15*1/ Fsub	18ms + WSTO + 15*1/ Fsub
NC	XT	WSTO + 11*1/Fmain	WSTO + 15*1/ Fsub	18ms + WSTO + 15*1/ Fsub
XT	RC	WSTO + 11*1/Fmain	WSTO + 15*1/ Fsub	18ms + WSTO + 15*1/ Fsub
ΛI	XT	WSTO + 11*1/Fmain	WSTO + 15*1/ Fsub	18ms + WSTO + 15*1/Fsub



Fmain	Fsub	I→G	S → G
	IRC	WSTO + 15*1/Fsub	18ms + WSTO + 15*1/ Fsub
IRC	XT	WSTO + 15*1/Fsub	18ms + WSTO + 15*1/ Fsub
XT	IRC	WSTO + 15*1/Fsub	18ms + WSTO + 15*1/ Fsub
\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	XT	WSTO + 15*1/Fsub	18ms + WSTO + 15*1/Fsub

WSTO: 起振时间

N: 正常模式

G: 绿色模式

l: 空闲模式

S: 休眠模式

6.1.15 RE, IRCR (IR&Port5 设置控制寄存器)

(地址: 0Eh)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
IRE	HF	LGP	_	IROUTE	TCCE	EINT1	EINT0
R/W	R/W	R/W	-	R/W	R/W	R/W	R/W

Bit 7 (IRE): 红外发射使能位

IRE = "0": 禁止IR/PWM功能。P57/IROUT引脚的状态通过IOC50的第7位定义。

IRE = "1": 使能IR或PWM功能

Bit 6 (HF): 高频载波控制位

HF = "0":选用PWM模式,禁止H/W调制功能。根据高电平脉宽定时器和低电平脉宽定时器分别决定高低脉冲宽度,从而确定IROUT输出波形。计数器 2是一个独立的自动装载的定时器。

HF = "1":选用IR模式,使能H/W调制功能。产生脉冲的低电平时间由载波频率来调制。载波频率由计数器2提供。

Bit 5 (LGP): IROUT低脉冲宽度定时器

LGP = "0":高电平脉宽定时寄存器和低电平脉宽定时器使能。

LGP = "1":不使用高电平脉宽定时寄存器,IROUT波形仅由低电平脉宽定时器决定。

Bit 4: 未使用

Bit 3 (IROUTE): 定义P57/IROUT引脚的功能

IROUTE = "0":双向I/O引脚

IROUTE = "1": IR/PWM输出引脚。控制寄存器中的P57(IOC50中第7位)必须设置为"0"



Bit 2 (TCCE):定义 P56/TCC 引脚

TCCE = "0":双向I/O引脚

TCCE = "1":外部TCC输入引脚。I/O控制寄存器中的P56(IOC50中第6位)必须 **B**"1"

Bit 1 (EINT1):定义 P55/INT1 引脚

EINT1 = "0":双向I/O引脚

EINT1 = "1":外部中断INT1引脚。I/O控制寄存器中的P55(IOC50中第5位)必须 置"1"

Bit 0 (EINT0):定义 P54/INT0 引脚

EINT0 = "0":双向I/O引脚

EINT0 = "1":外部中断INT0引脚。I/O控制寄存器中的P54(IOC50中第4位)必须 置"1"

6.1.16 RF, ISR (中断状态寄存器)

(地址: 0Fh)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ICIF	LPWTF	HPWTF	CNT2F	CNT1F	INT1F	INT0F	TCIF
F	F	F	F	F	F	F	F

当中断发生时这些位分别置"1"。

Bit 7 (ICIF): Port 6, Port 8,输入状态改变中断标志位, 当Port 6, Port 8输入改变时置"1"。

Bit 6 (LPWTF): 内部低电平脉宽定时器下溢标志

Bit 5 (HPWTF): 内部高电平脉宽定时器下溢标志

Bit 4 (CNT2F): 内部计数器2下溢标志

Bit 3 (CNT1F): 内部计数器1下溢标志

Bit 2 (INT1F): 外部INT1引脚中断标志

Bit 1 (INTOF): 外部INTO引脚中断标志

Bit 0 (TCIF): TCC计时器溢出标志位。当TCC计时器溢出时置"1"

6.1.17 地址: 10h~3Fh; R10~R3F (通用目的寄存器)

R10~R1F和R20~R3F (Banks 0~3) 为通用目的寄存器。



6.2 特殊目的寄存器

6.2.1 A (累加器)

累加器的暂存功能通常用于内部数据传输或指令操作数的暂存,是一个不可寻址的寄存器。

■ IOC Page 0 的寄存器 (IOC50 ~ IOCF0, Bit 0 of R5 = "0")

6.2.2 IOC50, P5CR (Port 5 I/O& Port 7、P8, LCD段控制寄存器)

(地址: 05h, R5 的第 0 位="0")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
IOC57	IOC56	IOC55	IOC54	P8HS	P8LS	P7HS	P7LS
R/W							

Bits 7~4 (IOC57~54): Port 5 I/O方向控制寄存器

IOC5x = "0":设置相关I/O引脚P5x作为输出口

IOC5x = "1": 设置相关I/O引脚P5x呈高阻状态(作为输入口)

Bit 3 (P8HS):当SEGxx/P8x引脚共用,切换该字节高四位是作为Port 8 I/O或LCD的段输出。

P8HS = "0": 选择Port8的高四字节作为正常的P84~P87

P8HS = "1": 选择LCD段输出作为SEG 28~SEG 31输出

Bit 2 (P8LS): 当SEGxx/P8x引脚共用,切换该字节的低四字位作为Port 8或LCD段输出

P8LS = "0": 选择Port8的低四字节作为正常的P80~P83

P8LS = "1": 选择LCD段输出作为SEG 24~SEG 27输出

Bit 1 (P7HS): 当SEGxx/P7x引脚共用,切换该字节的高四字位作为Port 7或LCD段输出

P7HS = "0": 选择Port7的高四字节作为正常的P74~P77

P7HS = "1": 选择LCD段输出作为SEG 20~SEG 23输出

Bit 0 (P7LS): 当SEGxx/P7x引脚共用,切换该字节的低四字位作为Port 7或LCD段输出

P7LS = "0": 选择Port7的低四字节作为正常的P70~P73

P7LS = "1": 选择LCD段输出作为SEG 16~SEG 19输出



6.2.3 IOC60, P6CR (Port 6 I/O控制寄存器)

(地址: 06h, R5 的第 0 位="0")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
IOC67	IOC66	IOC65	IOC64	IOC63	IOC62	IOC61	IOC60
R/W							

Bit 7 (IOC67) ~ Bit 0 (IOC60): Port 6 I/O方向控制寄存器

IOC6x ="0": 设置相关的Port 6x I/O引脚作为输出

IOC6x ="1": 设置相关的Port 6x I/O引脚作为高组态 (输入引脚)

6.2.4 IOC70, P7CR (Port 7 I/O控制寄存器)

(地址: 07h, R5 的第 0 位="0")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
IOC77	IOC76	IOC75	IOC74	IOC73	IOC72	IOC71	IOC70
R/W							

Bit 7 (IOC77) ~ Bit 0 (IOC70): Port 7 I/O 方向控制寄存器

IOC7x = "0":设置相关的Port 7x I/O引脚作为输出

IOC7x = "1":设置相关的Port 7x I/O引脚作为高组态 (输入引脚)

6.2.5 IOC80, P8CR (Port 8 I/O控制寄存器)

(地址: 08h, R5 的第 0 位="0")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
IOC87	IOC86	IOC85	IOC84	IOC83	IOC82	IOC81	IOC80
R/W							

Bit 7 (IOC 87) ~ Bit 0 (IOC 80): Port 8 I/O方向控制寄存器

IOC8x = "0":设置相关的Port 8x I/O引脚作为输出

IOC8x = "1":设置相关的Port 8x I/O引脚作为高组态 (输入引脚)

6.2.6 IOC90, RAM_ADDR (128字节RAM地址)

(地址: 09h, R5 的第 0 位="0")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	RAM_A6	RAM_A5	RAM_A4	RAM_A3	RAM_A2	RAM_A1	RAM_A0
0	R/W						

Bit 7: 未使用,固定为"0"

Bits 6~0: 128字节RAM地址



6.2.7 IOCAO, RAM_DB (128字节RAM数据缓存器)

(地址: 0Ah, R5 的第 0 位="0")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
RAM_D7	RAM_D6	RAM_D5	RAM_D4	RAM_D3	RAM_D2	RAM_D1	RAM_D0
R/W							

Bits 7~0: 128字节RAM数据传输寄存器

6.2.8 IOCB0, CNT1PR (计数器1预设值寄存器)

(地址: 0Bh, R5 的第 0 位="0")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
R/W							

Bit 7~Bit 0:这些计数器1缓存寄存器,用户可读与写。八位递减计数器1的缓存器,可供用户读写其预设初值。它的预分频比是通过IOC91寄存器来设置的。中断产生后,将自动装载预设初值。

6.2.9 IOCCO, CNT2PR (计数器2预设值寄存器)

(地址: 0Ch, R5 的第 0 位="0")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
R/W							

Bit 7~Bit 0:这些计数器1缓存寄存器,用户可读与写。这八位都是低脉宽时钟缓存器,可供用户读写其预设初值。它的预分频比是通过IOC91寄存器来设置的。中断产生后,自动装载预设初值。

当使能红外发射输出时,设置该控制寄存器可以获得载波频率输出。

如果计数器2的时钟频率等于F_T,则:

载波频率(Fcarrier) =
$$\frac{F_T}{2 \times (预设值 + 1) \times 预分频比}$$



6.2.10 IOCD0, HPWTPR (高电平脉宽定时器预设值寄存器)

(地址: 0Dh, R5 的第 0 位="0")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
R/W							

Bit 7~Bit 0: 可读写的高电平脉宽定时器缓冲器,它是八位递减的计数器,用户可以通过IOCD0来预设初值并且可读取该值。它的预分频比是通过IOCA1 寄存器来设置的。中断产生后,自动装载预设初值。

在PWM或IR应用中,该寄存器用来设置高电平脉宽。

如果高电平脉宽时钟源频率为FT,则:

6.2.11 IOCE0, LPWTPR (低电平脉宽定时器预设值寄存器)

(地址: 0Eh, R5 的第 0 位 = "0")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
R/W							

Bit 7~Bit 0:可读写的低电平脉宽定时器缓冲器,它是八位递减的计数器,用户可以通过IOCE0来预设初值并且可读取该值。它的预分频比是通过IOCA1 寄存器来设置的。中断产生后,自动装载预设初值。

在PWM或IR应用中,该寄存器用来设置低电平脉宽。如果低电平脉宽时钟源频率为 F_T 则:

低电平宽度 =
$$\frac{预分频比×(预设值+1)}{F_r}$$

6.2.12 IOCF0, IMR (中断屏蔽寄存器)

(地址: 0Fh, R5 的第 0 位 = "0")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ICIE	LPWTE	HPWTE	CNT2E	CNT1E	INT1E	INT0E	TCIE
R/W							

Bit 7~Bit 0:中断使能位,使能相应的中断源。

0: 禁止中断

1: 使能中断

IOCF0为可读写寄存器。



■ IOC Page 1 的寄存器 (IOC61 ~ IOCE1, R5 的第 0 位= "1")

6.2.13 IOC61, WUCR (唤醒和 P57/IROUT灌电流控制寄存器)

(地址: 06h, R5 的第 0 位 = "1")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
IROCS	-	-	-	/WUE8H	/WUE8L	WUE6H	/WUE6L
R/W	-	-	-	R/W	R/W	R/W	R/W

Bit 7: IROCS: IROUT/Port 57输出灌电流设置

IDOCS	P57/IROUT 灌电流				
IROCS	VDD=5V	VDD=3V			
0	10 mA	6 mA			
1	20 mA	12 mA			

Bits 6, 5, 4: 未使用

Bit 3 (/WUE8H): 0/1 →使能/禁止P84~P87状态改变唤醒功能

Bit 2 (/WUE8L): 0/1 →使能/禁止P80~P83状态改变唤醒功能

Bit 1 (/WUE6H): 0/1 →使能/禁止P64~P67状态改变唤醒功能

Bit 0 (/WUE6L): 0/1 →使能/禁止P60~P63状态改变唤醒功能

6.2.14 IOC71, TCCCR (TCC控制寄存器)

(地址: 07h, R5 的第 0 位 = "1")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INT_EDGE	INT	TS	TE	PSRE	TCCP2	TCCP1	TCCP0
R/W	F	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7 (INT_EDGE):

INT_EDGE = "0": P54/INT0引脚在上升沿触发中断

INT_EDGE = "1": P54/INT0引脚在下降沿触发中断

Bit 6 (INT): INT中断使能标志位,该位只读

INT = "0":中断由DISI 或硬件中断屏蔽

INT = "1":中断由ENI/DISI 指令使能

^{*}当唤醒功能使能的时候, Port 6 和 Port 8 输入不能处于悬空状态。唤醒功能初始为使能状态。



Bit 5 (TS): TCC信号源选择位

TS = "0": 内部指令周期时钟作为TCC时钟源

TS = "1": TCC脚输入的外部信号作为TCC时钟源, TCC周期大于内部指令时钟周期

Bit 4 (TE): TCC信号沿

TE = "0": TCC脚信号上升沿加1 **TE = "1"**: TCC脚信号下降沿加1

Bits 3~0 (PSRE, TCCP2 ~ TCCP0): TCC预分频比选择位

PSRE	TCCP2	TCCP1	TCCP0	TCC 预分频比
0	×	×	×	1:1
1	0	0	0	1:2
1	0	0	1	1:4
1	0	1	0	1:8
1	0	1	1	1:16
1	1	0	0	1:32
1	1	0	1	1:64
1	1	1	0	1:128
1	1	1	1	1:256

6.2.15 IOC81, WDTCR (WDT控制寄存器)

(地址: 08h, R5 的第 0 位 = "1")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	_	WDTE	WDTP2	WDTP1	WDTP0
-	-	-	-	R/W	R/W	R/W	R/W

Bits 7~4: 未使用

Bit 3 (WDTE): 看门狗定时器使能位。该控制位用于使能看门狗定时器

WDTE = "0":禁止WDT功能 **WDTE = "1":**使能WDT功能



Bits 2~0 (WDTP2~WDTP0): 看门狗定时器预分频比选择位,WDT时钟源是副频频率。

WDTP2	WDTP1	WDTP0	WDT 预分频比
0	0	0	1:1
0	0	1	1:2
0	1	0	1:4
0	1	1	1:8
1	0	0	1:16
1	0	1	1:32
1	1	0	1:64
1	1	1	1:128

6.2.16 IOC91, CNT12CR (计数器1、2的控制寄存器)

(地址: 09h, R5 的第 0 位 = "1")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CNT2S	CNT2P2	CNT2P1	CNT2P0	CNT1S	CNT1P2	CNT1P1	CNT1P0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7 (CNT2S):计数器2时钟源选择位

"**0**": Fs (Fs: 副频时钟)

"1": Fm (Fm: 主频时钟)

Bits 6~4 (CNT2P2 ~ CNT2P0): 计数器2预分频比选择位

CNT2P2	CNT2P1	CNT1P0	计数器 2 预分频比
0	0	0	1:2
0	0	1	1:4
0	1	0	1:8
0	1	1	1:16
1	0	0	1:32
1	0	1	1:64
1	1	0	1:128
1	1	1	1:256

Bit 3 (CNT1S):计数器1时钟源选择位

"**0**": Fs (Fs: 副频时钟)

"1": Fm (Fm: 主频时钟)



Bits 2~0 (CNT1P2 ~ CNT1P20): 计数器1预分频比选择位

CNT1P2	CNT1P1	CNT1P0	计数器 1 预分频比
0	0	0	1:2
0	0	1	1:4
0	1	0	1:8
0	1	1	1:16
1	0	0	1:32
1	0	1	1:64
1	1	0	1:128
1	1	1	1:256

6.2.17 IOCA1, HLPWTCR (高/低电平脉宽定时器控制寄存器)

(地址: 0Ah, R5 的第 0 位 = "1")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
LPWTS	LPWTP2	LPWTP1	LPWTP0	HPWTS	HPWTP2	HPWTP1	HPWTP0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7 (LPWTS): 低电平脉宽定时器时钟源选择位

"**0**": Fs (Fs: 副频时钟) "**1**": Fm (Fm: 主频时钟)

Bits 6~4 (LPWTP2~ LPWTP0): 低电平脉宽定时器预分频比选择位

LPWTP2	LPWTP1	LPWTP0	低电平脉宽定时器预分频比
0	0	0	1:2
0	0	1	1:4
0	1	0	1:8
0	1	1	1:16
1	0	0	1:32
1	0	1	1:64
1	1	0	1:128
1	1	1	1:256

Bit 3 (HPWTS): 高电平脉宽定时器时钟源选择位

"**0**": Fs (Fs: 副频时钟)

"1": Fm (Fm: 主频时钟)



Bits 2~0 (HPWTP2~ HPWTP0): 高电平脉宽定时器预分频比选择位

HPWTP2	HPWTP1	HPWTP0	高电平脉宽定时器预分频比
0	0	0	1:2
0	0	1	1:4
0	1	0	1:8
0	1	1	1:16
1	0	0	1:32
1	0	1	1:64
1	1	0	1:128
1	1	1	1:256

6.2.18 IOCB1, P6PH (Port 6上拉控制寄存器)

(地址: 0Bh, R5 的第 0位 = "1")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PH67	PH66	PH65	PH64	PH63	PH62	PH61	PH60
R/W							

Bit 7~Bit 0 (PH67~PH60): Port 6上拉使能控制位

PH6x = "0": 禁止 P6x 内部上拉电阻功能

PH6x = "1": 使能 P6.x 内部上拉电阻功能

6.2.19 IOCC1, P6OD (Port 6漏极开路控制寄存器)

(地址: 0Ch, R5 的第 0 位 = "1")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
OP67	OP66	OP65	OP64	OP63	OP62	OP61	OP60
R/W							

Bit 7~Bit 0: Port 6漏极开路使能控制位

OD6x = "0": 禁止P6x漏极开路功能

OD6x = "1": 使能P6x漏极开路功能



6.2.20 IOCD1, P8PH (Port 8上拉控制寄存器)

(地址: 0Dh, R5 的第 0 位 = "1")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PH87	PH86	PH85	PH84	PH83	PH82	PH81	PH80
R/W							

Bit 7~Bit 0: Port 8上拉使能控制位

PH8x = "0": 禁止P8x内部上拉电阻功能 **PH8x** = "1": 使能P8x内部上拉电阻功能

6.2.21 IOCE1, P6PL (Port 6下拉控制寄存器)

(地址: 0Eh, R5 的第 0 位 = "1")

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PL67	PL66	PL65	PL64	PL63	PL62	PL61	PL60
R/W							

Bit 7~Bit 0: Port 6端口下拉使能控制位

PL6x = "0":禁止P6x内部下拉电阻功能

PL6x = "1":使能P6x内部下拉电阻功能

6.3 TCC&WDT预分频器

TCC(定时器时钟计数器)及WDT(看门狗定时器)都是一个8位带有预分频器的定时器。IOC71中的TCCP0~TCCP2位来设置TCC预分频比。同样,IOC81中的WDTP0~WDTP2位来设置WDT预分频比。WDT和其预分频比被WDTC、SLEP指令清零,图6-4描述了TCC和WDT的电路图。

R1 (TCC)是8位定时/计数器。TCC时钟源可以是内部指令时钟或外部信号输入(触发沿可通过TCC控制寄存器选择)。如果是内部指令时钟,每个指令周期TCC加1 (预分频比为1:1)。如果TCC的信号源来自于外部时钟输入,则TCC引脚信号在每个下降沿或上升沿时TCC加1。

WDT基于副频自由运行。当控制振荡驱动器关闭后,WDT还在继续运行。当芯片工作在正常模式、休眠模式或绿色模式时,WDT溢出时将引起芯片复位(若WDT使能)。在正常模式和低速模式下的任何时间里,WDT可以由软件设置使能或关闭。参考IOC81寄存器的WDTE位设置。WDT溢出时间等于预分频比*256/(Fs/2)。






图6-4(a) TCC结构图






图6-4(b) WDT结构图

WDT 设置流程图






TCC 设置流程图





6.4 I/O端口

I/O寄存器(Port 5, Port 6, Port 7, Port 8)都是双向三态I/O口。Port 6和Port 8均可由软件设置内部上拉,另外Port 6还可由软件设置内部下拉。同样,Port 6通过软件可设置为漏极开路输出。Port 6和Port 8有在输入状态改变中断(或唤醒)的特性,而且由软件可设置上拉为高电平。各I/O引脚都可由I/O控制寄存器(IOC50~IOC80)定义为"输入"或"输出"。I/O寄存器和I/O控制寄存器都可读写。I/O接口电路如图6-5所示。



注:漏极开路,上拉,下拉未显示在图中

图6-5 Port 5~8的I/O端口和I/O控制寄存器的电路

6.5 复位与唤醒

复位由下列情况引起:

- POR (上电复位)
- WDT溢出(如果使能)
- /RESET引脚输入低电平

注意: 复位电路时钟保持使能。它会在1.7V将CPU复位。

- 一旦复位发生,下面动作将会执行
- 振荡器正在运行或即将运行
- 程序计数器(R2/PC)清零
- 所有的I/O引脚定义为输入模式(高阻状态)
- TCC/WDT定时器和预除器清零
- 上电时, R3的第5,6位和R4的高两位被清零
- IOC71寄存器除第6位(INT标志位)均被清零
- 其它寄存器状态如表2所示



表 2 寄存器初始值的总结

地址	寄存器名	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
		位名	IOC57	IOC56	IOC55	IOC54	P8HS	P8LS	P7HS	P7LS
0x05	IOC50	上电	1	1	1	1	0	0	0	0
0.005	(P5CR)	/RESET & WDT	1	1	1	1	0	0	0	0
	, ,	引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	IOC67	IOC66	IOC65	IOC64	IOC63	IOC62	IOC61	IOC60
0x06	IOC60	上电	1	1	1	1	1	1	1	1
0,000	(P6CR)	/RESET & WDT	1	1	1	1	1	1	1	1
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	IOC77	IOC76	IOC75	IOC74	IOC73	IOC72	IOC71	IOC70
0x07	IOC70	上电	1	1	1	1	1	1	1	1
OXO1	(P7CR)	/RESET & WDT	1	1	1	1	1	1	1	1
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	IOC87	IOC86	IOC85	IOC84	IOC83	IOC82	IOC81	IOC80
0x08	IOC80	上电	1	1	1	1	1	1	1	1
0,00	(P8CR)	/RESET & WDT	1	1	1	1	1	1	1	1
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	Χ	RAM_A6	RAM_A5	RAM_A4	RAM_A3	RAM_A2	RAM_A1	RAM_A0
0x09	IOC90	上电	0	0	0	0	0	0	0	0
0,000	(RAM_ADDR)	/RESET & WDT	0	0	0	0	0	0	0	0
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	RAM_D7	RAM_D6	RAM_D5	RAM_D4	RAM_D3	RAM_D2	RAM_D1	RAM_D0
0x0A	IOCA0	上电	U	U	U	U	U	U	U	U
UXUA	(RAM_DB)	/RESET & WDT	Р	Р	Р	Р	Р	Р	Р	Р
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x0B	IOCB0	上电	0	0	0	0	0	0	0	0
UXUB	(CNT1PR)	/RESET & WDT	0	0	0	0	0	0	0	0
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x0C	IOCC0	上电	0	0	0	0	0	0	0	0
0,00	(CNT2PR)	/RESET & WDT	0	0	0	0	0	0	0	0
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x0D	IOCD0	上电	0	0	0	0	0	0	0	0
OXOD	(HPWTPR)	/RESET & WDT	0	0	0	0	0	0	0	0
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x0E	IOCE0	上电	0	0	0	0	0	0	0	0
OXOL	(LPWTPR)	/RESET & WDT	0	0	0	0	0	0	0	0
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	ICIE	LPWTE	HPWTE	CNT2E	CNT1E	INT1E	INT0E	TCIE
0x0F	OVOE IOCFO	上电	0	0	0	0	0	0	0	0
0,01	(IMR)	/RESET & WDT	0	0	0	0	0	0	0	0
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	IROCS	X	X	Χ	/WUE8H	WUE8L	/WUE6H	WUE6L
0x06	IOC61	上电	0	U	U	U	0	0	0	0
0,00	(WUCR)	/RESET & WDT	0	U	U	U	0	0	0	0
	,	引脚输入改变唤醒	Р	U	U	U	Р	Р	Р	Р



T										
地址	寄存器名	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
		位名	INT_EDGE	INT	TS	TE	PSRE	TCCP2	TCCP1	TCCP0
0x07	IOC71	上电	1	0	1	1	1	1	1	1
0.07	(TCCCR)	/RESET & WDT	1	0	1	1	1	1	1	1
	, ,	引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	Х	Х	Χ	Х	WDTE	WDTP2	WDTP1	WDTP0
000	IOC81	上电	U	U	U	U	0	1	1	1
0x08	(WDTCR)	/RESET & WDT	U	U	U	U	0	1	1	1
	, ,	引脚输入改变唤醒	U	U	U	U	Р	Р	Р	Р
		位名	CNT2S	CNT2P2	CNT2P1	CNT2P0	CNT1S	CNT1P2	CNT1P1	CNT1P0
0,400	IOC91	上电	0	0	0	0	0	0	0	0
0x09	(CNT12CR)	/RESET & WDT	0	0	0	0	0	0	0	0
	(011112011)	引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	LPWTS	LPWTP2	LPWTP1	LPWTP0	HPWTS	HPWTP2	HPWTP1	HPWTP0
0.04	IOCA1	上电	0	0	0	0	0	0	0	0
0x0A	(HLPWTCR)	/RESET & WDT	0	0	0	0	0	0	0	0
	(1.2. 11.1014)	引脚输入改变唤醒	P	P	P	Р	P	P	Р	Р
		位名	PH67	PH66	PH65	PH64	PH63	PH62	PH61	PH60
	IOCB1	上电	0	0	0	0	0	0	0	0
0x0B	(P6PH)	/RESET & WDT	0	0	0	0	0	0	0	0
	(FOFTI)	引脚输入改变唤醒	P	P	P	P	P	P	P	P
		位名	OP67	OP66	OP65	OP64	OP63	OP62	OP61	OP60
	IOCC1	上电	0	0	0	0	0	0	0	0
0x0C		/RESET & WDT	0	0	0	0	0	0	0	0
	(P6OD)	引脚输入改变唤醒	P	P	P	P	P	P	P	P
		位名	PH87	PH86	PH85	PH84	PH83	PH82	PH81	PH80
	IOCD1	上电	0	0	0	0	0	0	0	0
0x0D		/RESET & WDT	0	0	0	0	0	0	0	0
	(P8PH)	引脚输入改变唤醒	P	P	P	P	P	P	P	P
		位名	PL67	PL66	PL65	PL64	PL63	PL62	PL61	PL60
	IOCE1	上电						-		
0x0E		上巴 /RESET&WDT	0	0	0	0	0	0	0	0
	(P6PL)		P	P	P	P	P	P	P	P
		引脚输入改变唤醒			-	-	-		•	
	Do	位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x00	R0	上电	U	U	U	U	U	U	U	U
	(IAR)	/RESET & WDT	P	P	P	P	P	P	P	P
		引脚输入改变唤醒	P	P	P	P	P	P	P	P
	5.4	位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x01	R1	上电	0	0	0	0	0	0	0	0
	(TCC)	/RESET & WDT	0	0	0	0	0	0	0	0
		引脚输入改变唤醒	Р	Р	P	Р	Р	Р	Р	Р
		位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x02	R2	上电	0	0	0	0	0	0	0	0
	(PC)	/RESET & WDT	0	0	0	0	0	0	0	0
		引脚输入改变唤醒		·		8 or conti				
		位名	Х	PS1	PS0	Т	Р	Z	DC	С
0x03	3 R3	上电	U	0	0	1	1	U	U	U
3,100	(SR)	/RESET & WDT	U	0	0	t	t	P	P	P
		引脚输入改变唤醒	U	Р	P	t	t	Р	Р	Р
		位名	RBS1	RBS0	RSR5	RSR4	RSR3	RSR2	RSR1	RSR0
0x04	R4	上电	0	0	U	U	U	U	U	U
3.01	(RSR)	/RESET & WDT	0	0	Р	Р	Р	Р	Р	Р
	引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р	



地址	寄存器名	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
		位名	R57	R56	R55	R54	Х	Χ	Х	IOCPAGE
0x05	R5	上电	1	1	1	1	U	U	U	0
UXUS	(Port 5)	/RESET & WDT	1	1	1	1	U	U	U	0
	, ,	引脚输入改变唤醒	Р	Р	Р	Р	U	U	U	Р
		位名	R67	R66	R65	R64	R63	R62	R61	R60
0x06	R6	上电	1	1	1	1	1	1	1	1
0,00	(Port 6)	/RESET & WDT	1	1	1	1	1	1	1	1
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	R77	R76	R75	R74	R73	R62	R71	R70
0x7	R7	上电	1	1	1	1	1	1	1	1
OXI	(Port 7)	/RESET & WDT	1	1	1	1	1	1	1	1
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	R87	R86	R85	R84	R83	R82	R81	R80
0x8	R8	上电	1	1	1	1	1	1	1	1
0.00	(Port 8)	/RESET & WDT	1	1	1	1	1	1	1	1
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	BS	DS1	DS0	LCDEN	Χ	LCDTYPE	LCDF1	LCDF0
0x9	R9	上电	1	1	0	0	U	0	0	0
OAG	(LCDCR)	/RESET & WDT	1	1	0	0	U	0	0	0
		引脚输入改变唤醒	Р	Р	Р	Р	U	Р	Р	Р
		位名	Χ	Х	X	LCD_A4	LCD_A3	LCD_A2	LCD_A1	LCD_A0
0xA	RA	上电	0	0	0	0	0	0	0	0
0,01	(LCD_ADDR)	/RESET & WDT	0	0	0	0	0	0	0	0
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	Χ	X	X	Х	LCD_D3	LCD_D2	LCD_D1	LCD_D0
0xB	RB	上电	U	U	U	U	U	U	U	U
OND	(LCD_DB)	/RESET & WDT	U	U	U	U	Р	Р	Р	Р
		引脚输入改变唤醒	U	U	U	U	Р	Р	Р	Р
		位名	Χ	X	X	X	LPWTEN	HPWTEN	CNT2EN	CNT1EN
0xC	RC	上电	0	1	0	0	0	0	0	0
0,10	(CNTER)	/RESET & WDT	0	1	0	0	0	0	0	0
		引脚输入改变唤醒	P	Р	0	Р	Р	Р	Р	Р
		位名	Χ	CLK2	CLK1	CLK0	IDLE	BF1	BF0	CPUS
0xD	RD	上电	U	0	0	0	1	0	0	*1
OND	(SBPCR)	/RESET & WDT	U	0	0	0	1	0	0	*1
		引脚输入改变唤醒	U	Р	Р	Р	Р	Р	Р	Р
	_	位名	IRE	HF	LGP	Х	IROUTE	TCCE	EINT1	EINT0
0xE	RE	上电	0	0	0	U	0	0	0	0
	(IRCR)	/RESET & WDT	0	0	0	U	0	0	0	0
		引脚输入改变唤醒	P	Р	Р	U	Р	Р	Р	Р
		位名	ICIF	LPWTF		CNT2F	CNT1F	INT1F	INT0F	TCIF
0xF	RF	上电	0	0	0	0	0	0	0	0
	(ISR)	/RESET & WDT	0	0	0	0	0	0	0	0
		引脚输入改变唤醒	N	Р	P	Р	Р	Р	Р	Р
0x10		位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
~	R10~R3F	上电	U	U	U	U	U	U	U	U
0x3F		/RESET & WDT	<u>P</u>	P	P	Р	P	Р	P	P
		引脚输入改变唤醒	Р	Р	Р	Р	Р	Р	Р	Р

注意: 此位与代码选项的HLFS位的数据相同

符号:

"x" = 未使用 "P" = 复位前的值
"-" = 未定义 "t" = 对照R3寄存器的说明

"u" = 不确定的或不考虑 "N" = 监视中断操作状态



控制器可以从休眠模式和空闲模式唤醒。唤醒信号如下:

唤醒信号	休眠模式	空闲模式	低速模式	正常模式		
TCC 时间溢出 IOCF0 位 0=1	×	×	中断	中断		
INT0 引脚 IOCF0 位 1=1	唤醒 + 中断 + 下一条指令	唤醒 + 中断 + 下一条指令	中断	中断		
INT1 引脚 IOCF0 位 2=1	唤醒 + 中断 + 下一条指令	唤醒 + 中断 + 下一条指令				
计数器 1 IOCF0 位 3=1	×	唤醒 + 中断 + 下一条指令	中断	中断		
计数器 2 IOCF0 位 4=1	×	唤醒 + 中断 + 下一条指令	中断	中断		
高电平脉宽定时器 IOCF0 位 5=1	×	唤醒 + 中断 + 下一条指令	中断	中断		
低电平脉宽定时器 IOCF0 位 6=1	×	唤醒 + 中断 + 下一条指令	中断	中断		
Port 6, Port 8 (输入状态改变唤醒) IOCF0 的位 7 = "0"	唤醒 + 下一条指令	唤醒 + 下一条指令	×	×		
Port 6, Port 8 (输入状态改变唤醒) IOCF0 的位 7 = "1"	唤醒 + 中断 + 下一条指令	唤醒 + 中断 + 下一条指令	×	×		
WDT 时间溢出	×	复位	复位	复位		



6.6 振荡器

6.6.1 振荡器模式

EM78P468K可以工作在三种不同的振荡模式:

- a.) 主振荡器(R-OSCI, OSCO), 如带外部电阻和内部电容模式的RC振荡模式(ERIC)
- b.) 晶振模式
- c.) PLL工作模式(R-OSCI连接一个0.01uF的电容到地),用户通过设置代码选择寄存器中FMMD1和FMMD0选择振荡模式。副振荡器可以工作在晶振和ERIC振荡模式。

表3 由FSMD, FMMD1, FMMD0定义的振荡模式

FSMD	FMMD1	FMMD0	主时钟	副时钟
0	0	0	RC 类型 (ERIC)	RC 类型 (ERIC)
0	0	1	晶振 类型	RC 类型 (ERIC)
0	1	×	PLL 类型	RC 类型 (ERIC)
1	0	0	RC 类型 (ERIC)	晶振 类型
1	0	1	晶振 类型	晶振 类型
1	1	×	PLL 类型	晶振 类型

表4 最大工作速率的总结

条件	VDD	Fxt 最大值 (MHz)
	2.3	4
2个时钟周期	3.0	8
	5.0	10

6.6.2 锁相环(PLL模式)

当运行在PLL模式,高频取决于副频。我们可以设置RD寄存器选择高频。高频(Fm)和副频的关系如下表格:




图 6-6 PLL模式电路



	/						
CLK2	CLK1	CLK0	主频	例 Fs=32.768kHz			
0	0	0	Fs × 130	4.26 MHz			
0	0	1	Fs × 65	2.13 MHz			
0	1	0	Fs × 65/2	1.065 MHz			
0	1	1	Fs × 65/4	532kHz			
1	×	×	Fs × 244	8 MHz			

Bits 6~4 (CLK2~0) of RD: PLL模式下主频的选择位(由代码选项选择)

6.6.3 晶体振荡器/陶瓷谐振器(晶振)

LSI可由R-OSCI引脚上的外部时钟驱动,如下图6-7所示。在大多数应用中,引脚R-OSCI和OSCO上可接晶振和陶瓷谐振器来产生振荡,图6-8为其电路。表5列出了C1和C2的推荐值。由于每个谐振器的特性不同,用户应当参考它的规格说明选择合适的C1和C2。对于AT切片晶振和低频模式,需要串联电阻RS。




图6-7 外部时钟输入电路




图6-8 晶振/谐振器电路

表 5 晶振振荡器或陶瓷振荡器的匹配电容选择参考

振荡源	振荡类型	频率	C1 (pF)	C2 (pF)
		455kHz	100~150	100~150
	陶瓷谐振器	2.0 MHz	20~40	20~40
		4.0 MHz	10~30	10~30
主频	晶振振荡器	455kHz	20~40	20~150
		1.0 MHz	15~30	15~30
		2.0 MHz	15	15
		4.0 MHz	15	15
副频	晶振振荡器	32.768kHz	25	25



6.6.4 带内部电容的RC振荡模式

考虑到精度和成本问题,LSI还提供了一种特殊的振荡模式,就是用一个片内电容和一个外部上拉到VDD的电阻,内部电容起到温度补偿作用。为了得到更高的精确度,建议选用高精度的电阻。




图 6-9 内部电容振荡器模式电路

表 6 RC 振荡器频率

Pin	Rext	平均 Fosc 5V, 25℃	平均 Fosc 3V, 25℃
	51k	2.2221 MHz	2.1972 MHz
R-OSCI	100k	1.1345 MHz	1.1203 MHz
	300k	381.36kHz	374.77kHz
Xin	2.2M	32.768kHz	32.768kHz

注:以QFP封装量测,频漂约±30%。

以上提供的数据仅供设计参考。

6.7 上电参考

在电源稳定之前,任何单片机(基于此LSI)均不能保证开始正常工作。此LSI有带片内电压检测范围的上电复位功能,如下表所示。这就免去了外部复位电路。如果VDD上升的足够快(50ms或更短),它将正常工作。然而,在许多苛刻的应用中,还是需要附加的外部电路来帮助解决上电问题。

检测上电复位电压:

IC	电压范围		
EM78P468K	1.7V 至 1.9V		



6.7.1 外部上电复位电路

图6-10所示的电路使用了外部RC产生复位脉冲。脉冲宽度(时间常数)应足够长,以使VDD达到最低工作电压。当供电电压上升慢时,可使用该电路。

由于/RESET引脚的漏电流约为±5μA,建议R不要大于40K。这样,引脚/RESET上电压将保持在0.2V以下。二极管D作用是在掉电时充当短路回路。电容C快速充分放电。限流电阻Rin用来避免过大的放电电流或ESD(静电放电)由下图的电路流入/RESET引脚。




图6-10 外部上电复位电路

6.7.2 残余电压保护

当更换电池时,单片机的电源(VDD)断开,但仍然存在残余电压。残余电压可能小于最低工作电压VDD,但不为0。这种情况下可能导致复位不良。图6-11和图6-12展示如何建立残余电压的保护电路。




图 6-11 残余电压保护电路 1






图6-12 残余电压保护电路2



6.8 中断

LSI有8个中断源:

- TCC溢出中断
- P54/INT0引脚外部中断
- P55/INT1引脚外部中断
- 计数器1下溢中断
- 计数器2下溢中断
- 高电平脉宽定时器下溢中断
- 低电平脉宽定时器下溢中断
- Port 6. Port 8输入状态改变唤醒中断

该芯片具有下降沿触发的内部中断,如下:

- TCC定时器溢出中断
- 4个八位减计数器/定时器下溢中断

如果这些中断源信号由高电平变为低电平,若IOCF0寄存器使能,RF寄存器中相应标志位将置"1"。

RF是中断状态寄存器。它的相关标志记录了中断请求状态。IOCF0是中断屏蔽寄存器。通过执行指令"ENI"和"DISI"使能或禁止全局中断。当其中一个中断产生(若使能),则根据中断源的类型决定下一条指令将从地址0003H~0018H中获取

LSI的每个中断源都有各自的中断向量,如表3如示。在中断子程序执行之前,硬件会对ACC和R3寄存器的内容进行保存。中断服务程序完成之后,所保存的内容将返回到ACC和R3寄存器中。中断服务程序在执行时,不允许其它中断服务程序运行。因此,如果其它中断在此时发生,硬件会保存这个中断请求。当上一个中断服务程序完成后再执行下一个中断服务程序。




图6-13 中断保存框图



表 3 中断向量

中断向量	中断状态	
0003H	TCC 溢出中断.	
0006H	P54/INTO 引脚外部中断	
0009H	P55/INT1 引脚外部中断	
000CH	计数器 1 下溢中断	
000FH	计数器 2 下溢中断	
0012H	高电平脉宽下溢中断	
0015H	低电平脉宽下溢中断	
0018H	P6、P8 输入状态改变唤醒	

6.9 LCD驱动器

LSI带有32个段和4个公共驱动端,能驱动4x32点阵的LCD驱动器。LCD模块由LCD驱动器、显示RAM、段输出引脚、公共驱动输出引脚、和供给LCD工作电压引脚组成,它可工作在正常、绿色和休眠模式。LCD的占空比、偏压、段和公共驱动数量和帧频率由LCD控制寄存器决定。

LCD模块的基本结构包括一个利用子系统时钟为不同的占空比和显示存取产生适当时序的时序控制器,。R9是LCD驱动器的命令寄存器,它包括对LCD使能/禁止、偏压(1/2、1/3)、占空比(1/2、1/3、1/4)和LCD帧频率的控制。RA是LCD对比度和LCD RAM地址控制寄存器。RB是LCD RAM数据缓存器。LCD驱动电路可以通过改变工作频率来提高VLCD2和VLCD3的驱动性能。这些控制寄存器的描述如下:

6.9.1 R9/LCDCR (LCD控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
BS	DS1	DS0	LCDEN	_	LCDTYPE	LCDF1	LCDF0
R/W	R/W	R/W	R/W	-	R/W	R/W	R/W

Bit 7 (BS): LCD 偏压选择位, 0/1→ (1/2偏压) / (1/3偏压)

Bits 6~5 (DS1~DS0): LCD占空比选择位

DS1	DS0	LCD 占空比
0	0	1/2 占空比
0	1	1/3 占空比
1	×	1/4 占空比

Bit 4 (LCDEN): LCD使能位

"**0**":禁止LCD电路

"1":使能LCD电路



当LCD电路关闭时,所有COM/SEG输出设置为低电平(GND)。

Bit 3: 未使用

Bit 2 (LCDTYPE): LCD的驱动波形选择位

LCDTYPE = "0": A类波形 LCDTYPE = "1": B类波形

Bits 1~0 (LCDF1~LCDF0): LCD帧频控制位

LCDF1	LCDF0	LCD 帧频(例. Fs=32.768kHz)				
LODFI	LCDFU	1/2 占空比	1/3 占空比	1/4 占空比		
0	0	Fs/(256×2)=64.0	Fs/(172×3)=63.5	Fs/(128×4)=64.0		
0	1	Fs/(280×2)=58.5	Fs/(188×3)=58.0	Fs/(140×4)=58.5		
1	0	Fs/(304×2)=53.9	Fs/(204×3)=53.5	Fs/(152×4)=53.9		
1	1	Fs/(232×2)=70.6	Fs/(156×3)=70.0	Fs/(116×4)=70.6		

注: Fs: 副频振荡频率

6.9.2 RA/LCD_ADDR (LCD地址寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	0	0	LCD_A4	LCD_A3	LCD_A2	LCD_A1	LCD_A0
-	-	-	R/W	R/W	R/W	R/W	R/W

Bits 7~5: 未使用, 固定为"0"

Bits 4~0 (LCDA4~LCDA0): LCD RAM地址

RA		RB (LCD 数据缓存器)					
a on billi	Bits 7 ~4	Bit 3 (LCD_D3)	Bit 2 (LCD_D2)	Bit 1 (LCD_D1)	Bit 0 (LCD_D0)	段	
00H	_	-	-	_	_	SEG0	
01H	_	-	-	_	-	SEG1	
02H	_	ı	ı	_	_	SEG2	
1						1	
1DH	_	ı	ı	_	-	SEG29	
1EH	_			_	_	SEG30	
1FH	_	_	_	_	_	SEG31	
Common	X	COM3	COM2	COM1	COM0		

6.9.3 RB/LCD_DB (LCD数据缓存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	_	-	_	LCD_D3	LCD_D2	LCD_D1	LCD_D0
-	-	-	-	R/W	R/W	R/W	R/W

Bits 7~4: 未使用

Bit 3~0 (LCD_D3~LCD_D0): LCD RAM数据传输寄存器



6.9.4 RD/SBPCR (系统时钟、驱动频率及PLL频率控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
_	CLK2	CLK1	CLK0	IDLE	BF1	BF0	CPUS
_	R/W						

Bit 2 ~ 1 (BF1 ~ 0): LCD扫描频率选择位

BF1	BF0	扫描频率
0	0	Fs
0	1	Fs/4
1	0	Fs/8
1	1	Fs/16

功能初始化设置流程






图6-14 LCD功能初始化设置流程图



LCD电压的驱动电路连接方法




1/3 偏压外围电路



1/2 偏压外围电路

图6-15 分压电路连接图 (Cext=0.1 μf)









图6-16 1/2偏压, 1/2占空比的LCD波形







图6-17 1/2偏压, 1/3占空比的LCD波形









图6-18 1/3偏压, 1/3占空比的LCD波形






图.6-19 1/3偏压, 1/4占空比的LCD波形



6.10 红外遥控应用/PWM波形的产生

LSI能够很方便地产生红外载波信号和PWM标准波形。实现IR与PWM波形的功能要有如下结构配合: 八位减定时/计数器、高电平脉宽定时器、低电平脉宽定时器和IR控制寄存器。IR系统框图如图6-20所示,IR控制寄存器(RE)、IOC90(计数器1、2控制寄存器)、IOCA0(高电平脉宽定时器、低电平脉宽控制寄存器)、IOCC0(计数器2预设值寄存器)、IOCD0(高电平脉宽定时器预设寄存器)、IOCE0(低电平脉宽定时器预设寄存器)决定IROUT引脚的波形输出。关于载波、高低电平时间在下面会作详细解释。

如果计数器2的时钟源频率为 F_T (可由IOC91设置),则:


$$F_{carrier} = \frac{F_T}{2 \times (1 + decimal \ of \ Counter \ 2 \ preset \ value \ (IOCC \ 0)) \times prescaler}$$

如果高电平脉宽定时器时钟源频率为 F_T (可由IOCA1设置),则:

$$T_{high~pulse~time} = \frac{prescaler~\times (1 + decimal~of~high~pulse~width~timer~value~(IOCD~0))}{F_{\scriptscriptstyle T}}$$

如果低电平脉宽定时器时钟源频率为 F_T (可由IOCA1设置),则:

$$T_{low\ pulse\ time} = rac{prescaler\ imes (1 + decimal\ of\ low\ pulse\ width\ timer\ value\ (IOCE\ 0))}{F_{\scriptscriptstyle T}}$$



Fm: 主频频率 Fs: 副频频率

图6-20 IR/PWM功能结构图



IROUT引脚输出波形进一步描述如下图:

- 图 6-21 LGP=0, HF=1, 在低电平脉冲时间内IROUT输出调制载波波形。
- **图6-22** LGP=0, HF=0, 在低电平脉冲时间内IROUT不会输出调制载波波形。故 IROUT输出是由高、低电平脉冲时间决定,这种模式下可产生PWM波形。
- **图6-23** LGP=0, HF=1, 在低电平脉冲时间内IROUT输出调制载波波形。当IRE从高变化到低时,IROUT输出波形将继续保持于传输状态,直到产生高电平脉宽定时器中断。
- 图6-24 LGP=0, HF=0, 在低电平脉冲时间内IROUT不会输出调制载波波形, 而是由高、低电平脉冲时间决定, 在这种模式下可产生PWM波形。当IRE从高变化到低时, IROUT输出波形将继续保持于传输状态, 直到产生高电平脉宽定时器中断。
- **图6-25** LGP=1, 当LGP置高电平时,高电平脉宽定时器将不起作用,所以IROUT输出由低电平脉宽定时器决定。




图6-21 LGP=0, IROUT引脚输出波形




图6-22 LGP=0, IROUT引脚输出波形






图 6-23 LGP=0, IROUT 引脚输出波形




图6-24 LGP=0, IROUT引脚输出波形




图6-25 LGP=1, IROUT引脚输出波形



IR/PWM功能使能流程图




图 6-26 IR/PWM功能使能流程图



6.11 代码选项

EM78P468K有一个字长的代码选择寄存器,它不是一般程序选择存储器的一部分。在正常工作时,选项位元不可被访问。

代码选择寄存器和用户ID寄存器配置如下:

代码选项的Word1用来写入用户ID代码。

Word 1

Bit 12~Bit 0

代码选项中Word 0用作芯片功能设定,在烧录时进行设置:

助记符	Bits 12 ~ 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bits 2 ~ 0
	_	CYES	HLFS	ENWDTB	FSMD	FMMD1	FMMD0	HLP	PR2 ~ 0
1	_	高	高	禁止	高	高	高	_	禁止
0	-	低	低	使能	低	低	低	-	使能
默认	1	1	1	1	1	1	1	1	1

Bits 12~10: 未使用

这些位元一直被置"1"。

Bit 9 (CYES): JMP、CALL指令周期选择位

CYES = "0":执行JMP或CALL只需要一个指令周期

CYES = "1":执行JMP或CALL需要两个指令周期

Bit 8 (HLFS): 主、副振荡器选择位

HLFS = "0":当复位发生时CPU选择副振荡器

HLFS = "1":当复位发生时CPU选择主振荡器

Bit 7 (ENWDTB): 看门狗定时器使能位

ENWDTB = "0":使能看门狗定时器

ENWDTB = "1":禁止看门狗定时器

Bit 6 (FSMD): 副振荡器类型选择位



Bits 5, 4 (FMMD1, 0): 主振荡器类型选择位

FSMD	FMMD1	FMMD0	主振荡器类型	副振荡器类型
0	0	0	RC 类型	RC 类型
0	0	1	晶振 类型	RC 类型
0	1	×	PLL 类型	RC 类型
1	0	0	RC 类型	晶振 类型
1	0	1	晶振 类型	晶振 类型
1	1	×	PLL 类型	晶振 类型

Bit 3 (HLP): 功率消耗选择。如果系统运行在绿色模式,必须设置为低功率损耗模式已节约功率。它被认为选择低功耗模式。

HLP = "0": 低功率损耗模式

HLP = "1": 高功率损耗模式

Bits 2~0 (PR2~PR0): 保护位

PR2~PR0是保护位,保护类型如下:

PR2	PR1	PR0	保护
0	0	0	使能
1	1	1	禁止

6.12 指令集

指令集的每条指令是13位字宽,由一个操作码和一个或多个操作数组成。一般情况下,执行一条指令需要一个指令周期(一个指令周期包含2个振荡器周期)。指令"MOV R2,A"、"ADD R2,A"改变程序计数器(PC)或对R2进行算术或逻辑运算的指令(例如:"SUB R2,A"、"BS(C) R2,6"、"CLR R2"…)除外,在这种情况下,指令的执行需要两个指令周期。

有些情况下,如果指令周期的规格不符合某些应用要求,可以通过以下方式进行改变:

"JMP"、"CALL"、"RET"、"RETL"、"RETI"和条件跳转指令("JBS"、"JBC"、"JZ"、"JZA"、"DJZ"、"DJZA")条件判断为真时执行两个指令周期。写入程序计数器的指令同样需要两个周期。

另外,指令集还具有以下特征:

- 1)寄存器的每一位都有可以直接进行置位、清除或条件判断。
- 2)I/O寄存器可以作为通用寄存器组,即同样的指令可对I/O寄存器操作。



惯例:

R=寄存器指示符,用来指定寄存器(包括工作寄存器和通用寄存器)中的哪个寄存器被指令使用。

b=位域指示符,用于选择一个位于R寄存器中会影响操作的位值。

k=8或10位常数或立即数。

助	记符		操作	受影响的状态
NOP			无操作	无
DAA			寄存器 A 的数由二进制调整为 BCD 码	С
SLEP			0 → WDT, 振荡器停止	T, P
WDTC			$0 \rightarrow WDT$	T, P
IOW	R		$A \rightarrow IOCR$	无 ¹
ENI			使能中断	无
DISI			禁止中断	无
RET			[栈顶] → PC	无
RETI			[栈顶] → PC, 使能中断	无
IOR	R		无操作	无 ¹
MOV	R,	Α	$A \rightarrow R$	无
CLRA			$0 \rightarrow A$	Z
CLR	R		$0 \rightarrow R$	Z
SUB	Α,	R	$R-A \rightarrow A$	Z,C,DC
SUB	R,	Α	$R-A \rightarrow R$	Z,C,DC
DECA	R		$R-1 \rightarrow A$	Z
DEC	R		$R-1 \rightarrow R$	Z
OR	Α,	R	$A \vee R \to A$	Z
OR	R,	Α	$A \vee R \to R$	Z
AND	Α,	R	$A \& R \rightarrow A$	Z
AND	R,	Α	A & R \rightarrow R	Z
XOR	Α,	R	$A \oplus R \to A$	Z
XOR	R,	Α	$A \oplus R \to R$	Z
ADD	Α,	R	$A + R \rightarrow A$	Z, C, DC
ADD	R,	Α	$A + R \rightarrow R$	Z, C, DC
MOV	Α,	R	$R \rightarrow A$	Z
MOV	R,	R	$R \rightarrow R$	Z
COMA	R		$/R \rightarrow A$	Z
COM	R		$/R \rightarrow R$	Z
INCA	R		$R+1 \rightarrow A$	Z
INC	R		$R+1 \rightarrow R$	Z
DJZA	R		R-1 → A, 如果为 0 跳过	无
DJZ	R		R-1 → R, 如果为 0 跳过	无




月	协记符		操作	受影响的状态
RRCA	R		$R(n) \rightarrow A(n-1),$ $R(0) \rightarrow C, C \rightarrow A(7)$	С
RRC	R		$R(n) \rightarrow R(n-1),$ $R(0) \rightarrow C, C \rightarrow R(7)$	С
RLCA	R		$R(n) \rightarrow A(n+1),$ $R(7) \rightarrow C, C \rightarrow A(0)$	С
RLC	R		$R(n) \rightarrow R(n+1),$ $R(7) \rightarrow (C), C \rightarrow (R(0))$	С
SWAPA	R		$R(0-3) \rightarrow (A(4-7), R(4-7) \rightarrow (A(0-3))$	无
SWAP	R		R(0-3) → (R(4-7)	无
JZA	R		R+1 → A, 如果为 0 跳过	无
JZ	R		R+1 → R, 如果为 0 跳过	无
ВС	R,	b	0→ (R(b)	无
BS	R,	b	1→ (R(b)	无
JBC	R,	b	如果 R(b)=0, 跳过	无
JBS	R,	b	如果 R(b)=1, 跳过	无
CALL	k		$PC+1 \rightarrow [SP],$ $(Page, k) \rightarrow (PC)$	无
JMP	k		$(Page, k) \rightarrow (PC)$	无
MOV	Α,	k	$k \to A$	无
OR	Α,	k	$A \lor k \to A$	Z
AND	Α,	k	$A \& k \rightarrow A$	Z
XOR	Α,	k	$A \oplus k \to A$	Z
RETL	k		k → A, [栈顶] → PC	无
SUB	Α,	k	$k\text{-}A \rightarrow A$	Z, C, DC
ADD	Α,	k	$k+A \rightarrow A$	Z, C, DC
PAGE	k		K→R3(5:6)	无
BANK	k		K→R4(7:6)	无

注: ¹这条指令应用于IOC50~IOCF0, IOC61~IOCE1。




6.13 时序图

AC测试输入/输出波形



注意: AC 测试:输入在 2.4V 时为逻辑"1," 0.4V 为逻辑"0" 时序测试在 2.0V 时为逻辑 "1," 0.8V 为逻辑"0"

复位时序 (CLK="0")



TCC输入时序 (CLKS="0")




图 6-27 EM78P468K 的时序图



7 绝对最大值

16 日	佐具	符号条件		范围		
项目	47.5	宋件	最小值	最大值	单位	
工作电压	VDD	_	GND-0.3	+7.0	V	
输入电压	Vı	Port 5 ~ Port 8	GND-0.3	VDD+0.3	V	
输出电压	Vo	Port 5 ~ Port 8	GND-0.3	VDD+0.3	V	
工作温度	T _{OPR}	_	-40	85	S	
存储温度	T _{STG}	_	-65	150	S	
功耗	P _D	_		500	mW	
工作频率	-	_	32.768K	10M	Hz	

8 电气特性

8.1 DC电气特性

Ta= -40°C ~85°C, VDD=5.0V, GND=0V

符号	参数	条件	最小值	典型值	最大值	单位
FXT	晶振: VDD 至 5V	指令周期为2个时钟周期	32.768	8M	10M	kHz
Fs	副振荡器	指令周期为2个时钟周期	_	32.768	_	kHz
ERIC	副振荡器:外部电阻,内部电容	R: 300KΩ,内部电容	270	384	500	kHz
ENIC	副振荡器:外部电阻,内部电容	R: 2.2MΩ,内部电容	22.9	32.768	42.6	kHz
IIL	输入引脚的输入漏电流	VIN = VDD, GND	-1	0	1	μΑ
VIH1	输入高临界电压 (施密特触发)	Ports 5, 6, 7, 8	2.0	_	_	٧
VIL1	输入高临界电压 (施密特触发)	Ports 5, 6, 7, 8	-		0.8	٧
VIHT1	输入高临界电压 (施密特触发)	/RESET	2.0	-	-	>
VILT1	输入低临界电压 (施密特触发)	/RESET	-	-	0.8	>
VIHT2	输入高临界电压 (施密特触发)	TCC, INT0, INT1	2.0	_	_	>
VILT2	输入低临界电压 (施密特触发)	TCC, INT0, INT1	-	_	0.8	٧
IOH1	高驱动电流 (Ports 5 ~ 8)	VOH = 2.4V (IROCS="0")	-	-10	-	mA
IOL1	下沉电流 (Ports 5& 6)	VOL = 0.4V (IROCS="0")	_	10	_	mA
IOH2	高驱动电流 (Ports 5 ~ 8)	VOH = 2.4V (IROCS="1")	-	20	-	mA
IOL2	下沉电流 (Ports 5 &6)	VOL = 0.4V (IROCS="1")	_	20	_	mA



Ta= -40°C ~85°C, VDD=5.0V, GND=0V

符号	参数	条件	最小值	典型值	最大值	单位
IPH	上拉电流	激活上拉功能,输入引脚接 GND	-55	-75	-95	μΑ
IPL	下拉电流	激活下拉功能,输入引脚接 VDD	55	75	95	μΑ
ISB	休眠模式电流	所有的输入引脚和 I/O 引脚接 VDD, 输出引脚悬空, WDT 禁止	-	0.5	1.5	μΑ
ICC1	空闲模式电流	/RESET= '高', CPU 停止工作副频时 钟(32.768kHz)打开,输出引脚悬空, LCD 使能,无负载	I	14	18	μА
ICC2	绿色模式电流	/RESET= '高', CPU 工作, 副频频率 (32.768kHz),输出引脚悬空, WDT 使 能, LCD 使能	-	22	30	μΑ
ICC3	正常模式电流	/RESET= '高', Fosc=4MHz (晶振类型, CLKS="0"), 输出引脚悬空	_	2.2	3	mA
ICC4	正常模式电流	/RESET= '高', Fosc=10MHz (晶振类型, CLKS="0"), 输出引脚悬空		3.1	4	mA

Ta= -40°C ~85°C, VDD=3.0V, GND=0V

符号	参数	条件	最小值	典型值	最大值	单位
FXT	晶振: VDD 至 5V	指令周期为2个时钟周期	32.768	8M	10M	kHz
Fs	副振荡器	指令周期为2个时钟周期	_	32.768	1	kHz
ERIC	副振荡器:外部电阻内部电容	R: 300KΩ,内部电容	270	384	500	kHz
EKIC	副振荡器:外部电阻内部电容	R: 2.2MΩ,内部电容	22.9	32.768	42.6	kHz
IIL	输入引脚的输入漏电流	VIN = VDD, GND	-1	0	1	μΑ
VIH1	输入高临界电压 (施密特触发)	Ports 5, 6, 7, 8	1.8	_	ı	<
VIL1	输入高临界电压 (施密特触发)	Ports 5, 6, 7, 8	_	_	0.6	٧
VIHT1	输入高临界电压 (施密特触发)	/RESET	1.8	_	_	V
VILT1	输入低临界电压 (施密特触发)	/RESET	_	_	0.6	V
VIHT2	输入高临界电压 (施密特触发)	TCC, INT0, INT1	1.8	_	-	٧
VILT2	输入低临界电压 (施密特触发)	TCC, INT0, INT1	-	-	0.6	٧
IOH1	输出高电压 (Ports 5~8)	VOH = 2.4V, IROCS="0"	_	-1.8		mA
IOL1	输出高电压 (Ports 5~8)	VOL = 0.4V, IROCS="0"	_	6	_	mA



Ta= -40°C ~85°C, VDD=3.0V, GND=0V

符号	参数	条件	最小值	典型值	最大值	单位
IOH2	输出高电压 (P57/IROUT 引脚)	VOH = 2.4V, IROCS="1"	-	-3.5	-	mA
IOL2	输出低电压 (P57/IR OUT 引脚)	VOL = 0.4V, IROCS="1"	-	12	_	mA
IPH	上拉电流	激活上拉,输入引脚接 GND	-16	-23	-30	μΑ
IPL	下拉电流	激活下拉,输入引脚接 VDD	16	23	30	μΑ
ISB	休眠模式电流	所有的输入引脚和 I/O 引脚接 VDD, 输出引脚悬空 WDT 禁止	-	0.1	1	μΑ
ICC1	空闲模式电流	/RESET= '高', CPU 停止工作副频 时钟(32.768kHz)打开,输出引脚悬 空,LCD 使能,无负载	-	4	8	μΑ
ICC2	绿色模式电流	/RESET= '高', CPU 工作,副频频率 (32.768kHz),输出引脚悬空,WDT 使能, LCD 使能	-	10	20	μΑ
ICC3	正常模式电流	/RESET= '高', Fosc=4MHz (晶振类型, CLKS="0"), 输出引脚悬空	-	0.73	1.2	mA

8.2 AC电气特性

Ta=- 40°C ~ 85°C, VDD=5V±5%, GND=0V


符号	参数	条件	最小值	典型值	最大值	单位
Dclk	输入时钟的占空比	-	45	50	55	%
Tins	指令周期	晶振类型	100	-	DC	ns
TINS	(CLKS="0")	RC 类型	500	-	DC	ns
Ttcc	TCC 输入时间周期	I	(Tins+20)/N*	_	-	ns
Tdrh	单片机复位持续时间	Ta = 25°C	11.3	16.2	21.6	ms
Trst	/RESET 脉冲宽度	Ta = 25°C	2000	_	_	ns
Twdt	看门狗定时器时间	Ta = 25°C	11.3	16.2	21.6	ms
Tset	输入引脚建立时间	I	_	0	-	ns
Thold	输入引脚保持时间	-	_	20	_	ns
Tdelay	输出引脚延迟时间	Cload=20pF	_	50	_	ns

^{*}N=选择预分频比



附录


A 订购及制造信息



For example

EM78P468KQ64

is EM78P468K with OTP program memory, industrial grade product in 64-pin QFP package





B 封装类型

名称	封装类型	引脚数目	封装尺寸
EM78P468KH	Dice	59	-
EM78P468KQ64	QFP	64	14 mm × 20 mm
EM78P468KL64	LQFP	64	$7 \text{ mm} \times 7 \text{ mm}$
EM78P468KL44	LQFP	44	10 mm × 10 mm
EM78P468KQ44	QFP	44	10 mm × 10 mm
EM78P468KQ64B	QFP	64	14 mm × 14 mm
EM78P468KL48	LQFP	48	$7 \text{ mm} \times 7 \text{ mm}$

注: 绿色产品,不含有有害物质。

符合Sony SS-00259 第三版本标准。


Pb 含量小于100ppm,满足Sony规格要求。

项目	项目 EM78P468KxS/xJ	
电镀类型	纯锡	
成份(%)	Sn:100%	
熔点(℃)	232°C	
电阻率(μ Ω-cm)	11.4	
硬度(hv)	8~10	
伸长率(%)	>50%	




C 封装信息

QFP - 64






QFP - 64




LQFP - 64






LQFP - 44






QFP - 44





LQFP - 48





D EM78P468K烧写引脚清单

烧录引脚名字	IC 引脚名字	L/QFP-64 引脚编号	LQFP-48 引脚编号	L/QFP-44 引脚编号
VPP	/RESET	25	15	14
ACLK	P54/INT0	32	22	21
DINCLK	P55/INT1	33	23	22
DATAIN	P56/TCC	34	24	23
/PGMB	P60	38	26	25
/OEB	P61	39	27	26
VDD	VDD	29	19	18
GND	GND	26	16	15



E 品质保证和可靠性

测试种类	测试条件	备注	
可焊性	焊料温度=245 ± 5°C,使用松香在上面停留 5 秒	_	
前提条件	步骤 1: TCT, 65°C (15 分钟)~150°C (15 分钟), 10 个循环		
	步骤 2: 在 125°C 烤, TD (持久性)=24 hrs	使用于 SMD 封装的 IC	
	步骤 3: 放置在 30°C /60%, TD (持久性)=192 hrs		
	步骤 4: IR 变化 3 次	(如 SOP, QFP, SOJ, 等)	
	(Pkg 厚度 ≥ 2.5mm 或 Pkg 体积 ≥ 350mm³225 ± 5°C)		
	Pkg 体积 ≥ 350mm225 ± 5 C) (Pkg 厚度 ≤ 2.5mm 或 Pkg 体积 ≤ 350mm ³ 240 ± 5°C)		
温度周期测试	-65℃ (15 分钟)~150℃ (15 分钟), 200 cycles	_	
高压测试	TA =121℃, RH=100%, 压力=2 atm, TD (持久性)= 96 hrs	-	
高压测试	TA=85℃ , RH=85%,TD (持久性) = 168 , 500 hrs	_	
高温 /高湿测试	TA=150℃, TD (持久性) = 500, 1000 hrs	_	
高温保存期	TA=125℃, VCC = 最大工作电压, TD (持久性) = 168, 500, 1000 hrs	-	
高温工作寿命	TA=25℃, VCC = 最大工作电压, 150mA/20V	_	
ESD (HBM)	TA=25℃, ≥ ± 3KV	IP_ND,OP_ND,IO_ND IP_NS,OP_NS,IO_NS IP_PD,OP_PD,IO_PD,	
ESD (MM)	TA=25℃, ≥ ± 300V	II_I D,OI_I D,IO_I D, IP_PS,OP_PS,IO_PS, VDD-VSS(+),VDD_VSS (-)模式	

E.1 地址缺陷检测

地址缺陷检测是MCU嵌入式自动防止故障危害功能的一种,检测MCU由噪声或类似造成的功能故障。无论何时MCU试图从ROM区获取一条指令,内部恢复电路将自动开始。如果检测到噪声引起地址错误,MCU重复执行程序直到噪声消除。MCU将继续执行下一条程式。